| 主权项 |
1.一种用于处理睡眠模式之电路,包括:一输入端子,用来接收一输入信号;一输出端子;及一有数値可程式锁存器,该锁存器将输入信号传达给输出端子以回应不于睡眠模式期间之电路与回应于睡眠模式期间之电路,用以提供另一信号给标示数値之输出端子。2.如申请专利范围第1项之电路,其中该锁存器储存数値以回应过渡到睡眠模式中之电路。3.如申请专利范围第1项之电路,其中当电路过渡到睡眠模式中时,该数値会标示该输入信号。4.如申请专利范围第1项之电路,其中该锁存器提供一预定信号给输出端子,以回应被复置之电路。5.如申请专利范围第4项之电路,其中该锁存器提供预定信号给输出端子,不管该电路是否于睡眠模式期间。6.一种驱动器电路,其包括:一位准移相器,以产生至少一用来标示一输入信号给驱动器电路之信号,以回应不于睡眠模式期间之驱动器电路;一输出电路,以产生一输出信号;以及一有数値可程式锁存器,该锁存器使得输出电路产生一标示输入信号之一第一信号,以回应不于睡眠模式期间之驱动器电路,并使得输出电路产生一标示数値的第二信号,以回应于睡眠模式期间之驱动器电路。7.如申请专利范围第6项之驱动器电路,其中该锁存器储存数値以回应过渡到睡眠模式中之电路以形成第二信号。8.如申请专利范围第6项之驱动器电路,其中当电路过渡到睡眠模式中时,该数値会标示该输入信号。9.如申请专利范围第6项之驱动器电路,其中该锁存器使得该输出电路提供一预定信号,以回应被复置之电路。10.如申请专利范围第9项之驱动器电路,其中该锁存器使得该输出电路提供该预定信号,不管该电路是否于睡眠模式期间。11.如申请专利范围第6项之驱动器电路,其中该位准移相器于睡眠模式期间被抑制。12.如申请专利范围第6项之驱动器电路,更包括:一反相器,以提供一睡眠模式之一标示给该位准移相器,以使该位准移相器于睡眠模式期间被抑制,该反相器也接收另一睡眠模式中的标示,以使得锁存器锁存该数値以回应睡眠模式之开始。13.一种位准移变器,包括:一第一电路,以回应与第一个「逻辑一位准」相关之一输入信号,以产生一与第二个「逻辑一位准」相关而不同于第一个「逻辑一位准」之一输出信号;以及一第二电路,以将第一电路从接地隔离,以回应一睡眠模式。14.如申请专利范围第13项之位准移变器,其中该第二电路将第一电路耦合至接地,以回应不于睡眠模式期间之位准移变器。15.如申请专利范围第13项之位准移变器,其中该输入信号于睡眠模式期间并非在一预先界定之位准。16.如申请专利范围第13项之位准移变器,其中该第一电路包含至少一具有一第一闸极厚度之电晶体,且第二电路包含至少一具有一大于第一闸极厚度之第二闸极厚度之电晶体。17.一种用于处理睡眠模式之方法,包括:接收一输入信号;将该输入信号传达给一输出端子,以回应一睡眠模式之不发生;设计一有一数値之锁存器程式以标示另一信号;以及回应该睡眠模式,以传达该另一信号给输出端子。18.如申请专利范围第17项之方法,其中该程式设计包括:储存该锁存器之该数値,以回应该睡眠模式之开始。19.如申请专利范围第17项之方法,其中该数値标示睡眠模式开始时之输入信号。20.如申请专利范围第17项之方法,更包括:提供一预定信号给输出端子以回应一复置模式(reset mode)。21.一种用于处理睡眠模式之方法,包括:使用一位准移变器来移变在一输入和一输出信号间之逻辑位准;以及选择性地阻断位于位准移变器和接地之间的电流,以防止电流于睡眠模式期间泄漏。22.如申请专利范围第21项之方法,其中该选择性之防止包括:阻断一于睡眠模式期间在位准移变器和接地之间之电流路径。23.如申请专利范围第21项之方法,其中选择性的防止动作包括:当不在睡眠模式时,将位准移变器加以接地耦合。24.如申请专利范围第21项之方法,其中选择性的防止动作包括:使用一比用在该位准移变器中之一电晶体更厚之一闸极电晶体来选择性地防止电流。25.一种位准移变器,包括:数个逻辑电晶体;数个绝缘电晶体,横跨该数个逻辑电晶体而耦合以限定电压位准;以及上牵电晶体,耦合在该数个绝缘电晶体和一电压供应器之间。26.如申请专利范围第25项之位准移变器,更包括:一反相器,用以产生一控制信号给至少其中一逻辑电晶体,其中该反相器被另一较低压供应器供应动力,而该低压供应器能在第一电压供应器被关闭之前先被关闭。27.如申请专利范围第25项之位准移变器,其中该逻辑电晶体之运转系在第一电压供应器被关闭之前该第二低压供应器能先被关闭。28.如申请专利范围第25项之位准移变器,更包括:一控制电晶体,用以选择性地将逻辑电晶体耦合至接地,来选择性地使逻辑电晶体得以运转。29.一种位准移变器,包括:数个逻辑电晶体;一控制电晶体,用以选择性地将该逻辑电晶体加以耦合至接地,以选择性地使数个逻辑电晶体得以运转;一反相器,用以产生一控制信号给至少其中一逻辑电晶体,其中该反相器系以在一第二较高电压供应器关闭前能先被关闭之一第一电压供应器来供应动力;以及上牵电晶体,耦合在该逻辑电晶体和该第二较高电压供应器之间。30.如申请专利范围第29项之位准移变器,其中该控制电晶体的运转能被调节,以回应一标示一睡眠模式之信号。图式简单说明:第1图为习知一I/O驱动器之示意图。第2图为本发明一实施例中一锁存器之示意图。第3图为本发明一实施例中描述该锁存器一睡眠状态之设计程式的一项技术之流程图。第4图为本发明一实施例中一I/O驱动器之示意图。第5图为习知位准移变器之示意图。第6图为本发明一实施例中之位准移变器之示意图。 |
