| 主权项 |
1.一种隔离式非挥发记忆细胞元结构,至少包含:一种第一导电型的一个半导体基板;一个闸区形成于该半导体基板之上,其中上述之闸区藉由一个第一罩幕光阻步骤来定义系位于一个共源区及一个共汲区之间;该共源/汲区至少包含一种第二导电型的一个共源/汲扩散区形成于该半导体基板的一个表面部份并藉由形成于邻近闸区的侧边墙之上且置于一个穿透介电层的侧边部份之上的一对回蚀第一侧边墙介电垫层之间的一个回蚀平面化场氧化物层所分离成的一对埋层源/汲扩散区;该闸区至少包含一个主漂浮闸岛形成于该穿透介电层的一个主要部份之上;一对延伸漂浮闸岛形成于沿着一个通道方向之该主漂浮闸岛的每一个侧边墙之上来组成一个积体化漂浮闸岛,其中该对延伸漂浮闸岛的每一个系形成于该回蚀第一侧边墙介电垫层之上且置于该积体化漂浮闸岛之外的该回蚀平面化场氧化物层的一部份表面之上;一个金属字线置于一个闸间介电层之上且与该共源/汲区互为垂直并形成于该积体化漂浮闸岛及该积体化漂浮闸岛之外的该回蚀平面化场氧化物层之上,其中上述之金属字线置于该闸间介电层之上再形成于该积体化漂浮闸岛之上系同时藉由一个第二罩幕光阻步骤来成形;以及两个细胞元隔离区形成于该金属字线之外且位于该共源/汲之间的该半导体基板之表面部份。2.如申请专利范围第1项所述之隔离式非挥发记忆细胞元结构,其中上述之主漂浮闸岛进一步至少包含一个凹槽主漂浮闸岛具有一个凹槽部份藉由一对第三侧边墙介电垫层来定义且有一个回填导电岛形成于该凹槽主漂浮闸岛的该凹槽部份之内而该第一导电型的一个离子布植区至少包含一个浅离子布植区以作为临界电压的调整及一个深离子布植区以形成一个抵穿禁止区系形成于该回填导电岛之下的该半导体基板之一个表面部份。3.如申请专利范围第1项所述之隔离式非挥发记忆细胞元结构,其中上述之细胞元隔离区至少包含该第一导电型的一个隔离离子布植区或一个浅凹槽隔离(STI)区。4.如申请专利范围第1项所述之隔离式非挥发记忆细胞元结构,其中上述之共源/汲扩散区至少包含一个高掺杂扩散区或一个高掺杂扩散区形成于一个淡掺杂扩散区之内。5.如申请专利范围第1项所述之隔离式非挥发记忆细胞元结构,其中上述之金属层至少包含一个铜(Cu)、铝(Al)或钨(W)层置于一个障碍金属层之上而该闸间介电层至少包含一个二氧化矽-氮化矽-二氧化矽(ONO)或氮化矽-二氧化矽(NO)结构。6.如申请专利范围第1项所述之隔离式非挥发记忆细胞元结构,其中该对延伸漂浮闸岛系藉由形成于该闸区的侧边墙之上的一对第二侧边墙介电垫层来定义且利用非等向乾式蚀刻法来形成一个斜角形(taper-shaped)结构。7.如申请专利范围第1项所述之隔离式非挥发记忆细胞元结构,其中上述之积体化漂浮闸岛至少包含藉由低压化学气相堆积(LPCVD)法所堆积之掺杂复晶矽或掺杂非晶矽。8.一种隔离式非挥发记忆细胞元结构,至少包含:一种第一导电型的一个半导体基板;一个闸区形成于该半导体基板之上,其中上述之闸区藉由一个第一罩幕光阻步骤来定义系位于一个共源区及一个共汲区之间;该共源/汲区至少包含一种第二导电型的一个共源/汲扩散区形成于该半导体基板的一个表面部份并藉由形成于邻近闸区的侧边墙之上且置于一个穿透介电层的侧边部份之上的一对回蚀第一侧边墙介电垫层之间的一个回蚀平面化场氧化物层所分离成的一对埋层源/汲扩散区;该闸区至少包含一个主漂浮闸岛形成于该穿透介电层的一个主要部份之上,其中上述之主漂浮闸岛至少包含一个凹槽主漂浮闸岛具有一个凹槽部份藉由形成于该共源/汲区的侧边墙之上的一对第三侧边墙介电垫层来定义及一个回填导电岛用来填平该凹槽主漂浮闸岛的该凹槽部份;一对延伸漂浮闸岛形成于沿着一个通道方向的该主漂浮闸岛的每一个侧边墙之上来形成一个积体化漂浮闸岛,其中该对延伸漂浮闸岛的每一个系形成于该凹蚀第一侧边墙介电垫层之上且置于该积体化漂浮闸岛之外的该回蚀平面化场氧化物层的一部份表面之上;一个金属字线置于一个闸间介电层之上并与该共源/汲区互为垂直且形成于该积体化漂浮闸岛及该积体化漂浮闸岛之外的该凹蚀平面化场氧化物层之上,其中上述之金属字线置于该闸间介电层之上再置于该积体化漂浮闸岛之上系同时藉由一个第二罩幕光阻步骤来成形;以及两个细胞元隔离区形成于该金属字线之外且位于该共源/汲区之间的该半导体基板之表面部份,其中上述之细胞隔离区的每一个至少包含该第一导电型的一个隔离离子布植区或一个浅凹槽隔离(STI)区。9.如申请专利范围第8项所述之隔离式非挥发记忆细胞元结构,其中上述之第一导电型的一个隔离离子布植区至少包含一个浅离子布植区以作为临界电压的调整及一个深离子布植区以形成一个抵穿禁止区系形成于该回填导电岛之下的该半导体基板之一个表面部份。10.如申请专利范围第8项所述之隔离式非挥发记忆细胞元结构,其中上述之共源/汲扩散区至少包含一个高掺杂扩散区或一个高掺杂扩散区形成于一个淡掺杂扩散区之内。11.如申请专利范围第8项所述之隔离式非挥发记忆细胞元结构,其中上述之积体化漂浮闸岛至少包含由低压化学气相堆积法所堆积之掺杂复晶矽或掺杂非晶矽。12.如申请专利范围第8项所述之隔离式非挥发记忆细胞元结构,其中上述之金属字线至少包含一个金属层置于一个障碍金属层之上再形成于一个高掺杂复晶矽层之上而该金属层至少包含一个铜(Cu)、铝(Al)或钨(W)层。13.一种无接点非挥发记忆阵列,至少包含:一种第一导电型的一个半导体基板;复数闸区交变地形成于该半导体基板之上且藉由一个第一罩幕光阻步骤来定义,其中上述之复数闸区的每一个系位于一个共源区及一个共汲区之间;该共源/汲区至少包含一种第二导电型的一个共源/汲扩散区形成于该半导体基板的一个表面部份且藉由形成于该闸区的侧边墙之上及置于一个穿透介电层的侧边部份之上的一对回蚀第一侧边墙介电垫层之间的一个回蚀平面化场氧化物层所分离成的一对埋层源/汲扩散位元线;该复数闸区的每一个至少包含复数主漂浮闸岛交变地形成于该穿透介电层的主要部份之上;一对延伸漂浮闸岛形成于沿着一个通道方向的一个该主漂浮闸岛的每一个侧边墙之上来形成一个积体化漂浮闸岛且置于该对回蚀第一侧边墙介电垫层的一个表面部份之上及位于该共源/汲区的每一个之内的该回蚀平面化场氧化物层的一部份表面之上;复数金属字线置于复数闸间介电层之上再形成于复数积体化漂浮闸岛及沿着该复数金属字线之邻近积体化漂浮闸岛之间的该回蚀平面化场氧化物层之上,其中上述之复数金属字线、该复数闸间介电层及该复数积体化漂浮闸岛系同时藉由一个第二罩幕光阻步骤来成形并与该共源/汲区互为垂直;以及复数细胞元隔离区形成于该复数金属字线及该共源/汲区之外的该半导体基板的表面部份。14.如申请专利范围第13项所述之无接点非挥发记忆阵列,其中上述之复数主漂浮闸岛的每一个进一步至少包含一个凹槽主漂浮闸岛具有一个凹槽部份藉由形成于邻近共源/汲区的侧边墙之上的一对第三侧边墙介电垫层来定义及一个回填导电岛形成于该凹槽主漂浮闸岛的该凹槽部份之内。15.如申请专利范围第14项所述之无接点非挥发记忆阵列,其中上述之第一导电型的一个离子布植区至少包含一个一个浅离子布植区以作为临界电压的调整及一个深离子布植区以形成一个抵穿禁止区系形成于该回填导电岛之下的该半导体基板之一个表面部份。16.如申请专利范围第13项所述之无接点非挥发记忆阵列,其中该对延伸漂浮闸岛系藉由形成于该闸区的每一个侧边墙之上的一对第二侧边墙介电垫层来定义且利用非等向乾式蚀刻法来形成一种斜角形结构而该积体化漂浮闸岛至少包含由LPCVD法所堆积之掺杂复晶矽或掺杂非晶矽。17.如申请专利范围第13项所述之无接点非挥发记忆阵列,其中上述之复数金属字线的每一个至少包含一个金属层置于一个障碍金属层之上再形成于一个高掺杂复晶矽层之上。18.如申请专利范围第13项所述之无接点非挥发记忆阵列,其中上述之闸间介电层至少包含一个二氧化矽-氮化矽-二氧化矽(ONO)或氮化矽-二氧化矽(NO)结构。19.如申请专利范围第13项所述之无接点非挥发记忆阵列,其中上述之复数细胞元隔离区的每一个至少包含该第一导电型的一个隔离离子布植区或一个浅凹槽隔离(STI)区。20.如申请专利范围第13项所述之无接点非挥发记忆阵列,其中上述之共源/汲扩散区至少包含一个高掺杂扩散区或一个高掺杂扩散区形成于一个淡掺杂扩散区之内。图式简单说明:图一A至图一C显示先前技术的简要图示,其中图一A显示一个简要顶视布建图;图一B显示图一A所标示之沿着一个A-A'线的一个剖面图;以及图一C显示图一A所标示之沿着一个B-B'线的一个剖面图。图二A至图二G揭示制造本发明之一种第一型隔离式非挥发记忆细胞元结构及其无接点非挥发记忆阵列的制程步骤及其剖面图。图三A至图三E揭示本发明之该第一型隔离式非挥发记忆细胞元结构及其无接点非挥发记忆阵列的简要图示,其中图三A显示一个简要顶视布建图而图三A所述之沿着一个A-A'线的一个剖面图系显示于图二G中;图三B显示图三A所标示之沿着一个B-B'线的一个剖面图;图三C显示图三A所标示之沿着一个C-C'线的一个剖面图;图三D显示图三A所标示之沿着一个D-D'线的一个剖面图;以及图三E显示该第一型隔离式非挥发记忆细胞元结构及其无接点非挥发记忆阵列的简要电路代表图。图四A至图四G揭示制造本发明之一种第二型隔离式非挥发记忆细胞元结构及其无接点非挥发记忆阵列之接续图二C的制程步骤及其剖面图。图五A至图五F揭示本发明之该第二型隔离式非挥发记忆细胞元结构及其无接点非挥发记忆阵列的简要图示,其中图五A显示一个简要顶视布建图而图五A所示之沿着一个A-A'线的一个剖面图系显示于图四G中;图五B显示图五A所标示之沿着一个B-B'线的一个剖面图;图五C显示图五A所标示之沿着一个C-C'线的一个剖面图;图五D显示图五A所标示之沿着一个D-D'线的一个剖面图;图五E显示图五A所标示之沿着一个E-E'线的一个剖面图;以及图五F显示该第二型隔离式非挥发记忆细胞元结构及其无接点非挥发记忆阵列的一个简要电路代表图。 |
