| 主权项 |
1.一种线路蚀刻剂,其至少包含0.1-10%的HNO3.65-55%的H 3PO4.5-20%的CH3COOH、0.1-5%的稳定剂,其它成份则为超 纯水,其中该稳定剂之表示式为M(OH)x.Ly,其中M为锌 、锡、铬、铝、钡、铁、钛、矽或硼;L为H2O、NH3. CN、COR(R为烷基,其碳数为1至5)、NH2R(R为烷基,其碳 数为1-5);x为2或3;而y为0.1.2或3。2.如申请专利范围 第1项所述之蚀刻剂,其中该蚀刻剂用以进行钼或 钼合金之蚀刻。3.如申请专利范围第2项所述之蚀 刻剂,其中该蚀刻剂用以进行钼或钨钼合金之蚀刻 。4.一种制造显示器线路的方法,该方法至少包含 下列步骤: 沉积一第一导电层于一基材上,且该导电层为钼或 钼合金;及 蚀刻该第一导电层,其中该蚀刻者为0.1-10%的HNO3.65- 55%的H3PO4.5-20%的CH3COOH、0.1-5%的稳定剂,其它成份则 为超纯水, 其中,该稳定剂的表示式为M(OH)x.Ly,其中M为锌、锡 、铬、铝、钡、铁、钛、矽或硼;L为H2O、NH3.CN、 COR(R为烷基,其碳数为1至5)、NH2R(R为烷基,其碳数为 1-5);x为2或3;而y为0.1.2或3。5.如申请专利范围第4项 所述之方法,其中该钼合金为钨钼合金。6.一种制 造一薄膜电晶体阵列面板之方法,该方法至少包含 下列步骤: 形成一闸极线路,该闸极线路包含一闸极线及一闸 极电极; 形成一闸极绝缘层,覆盖该闸极线路; 形成一半导体层于该闸极电极之闸极绝缘层上;及 形成一资料线路,该资料线路包含一源极电极、一 汲极电极及一资料线于该半导体层或该闸极绝缘 层上, 其中,该闸极线路或资料线路系以一钼或钼合金制 之第一导电层形成,其中该第一导电层的图案化蚀 刻者为0.1-10%的HNO3.65-55%的H3PO4.5-20%的CH3COOH、0.1-5% 的稳定剂及其它剩余成份的超纯水M(OH)x.Ly,其中M 为锌、锡、铬、铝、钡、铁、钛、矽或硼;L为H2O 、NH3.CN、COR(R为烷基,其碳数为1至5)、NH2R(R为烷基, 其碳数为1-5);x为2或3;而y为0.1.2或3。7.如申请专利 范围第6项所述之方法,其中该形成闸极的步骤更 包含下列步骤: 沉积一第二导电层于该第一导电层之下侧上,该第 二导电层为铝或铝合金制; 图案化该第二导电层,与该第一导电层之图案化步 骤同时进行。8.如申请专利范围第6项所述之方法, 其中更包含形成一像素电极的步骤,且该像素电极 与该资料线路相接,并系以IZO制成。9.如申请专利 范围第8项所述之方法,其中更包含形成一披覆层 的步骤,且该披覆层具有一第一接触洞,该第一接 触洞用以暴出该资料线路及该像素电极间的汲极 电极。10.如申请专利范围第9项所述之方法,其中 该披覆层系以SiNx、SiOC、SiOF、或一有机绝缘材料 制成。11.如申请专利范围第9项所述之方法,其中 该闸极线路更包含一闸极垫,该闸极垫与该闸极线 相接, 其中,该资料线路更包含一资料垫,该资料垫与该 资料线相接, 其中该形成该像素电极的步骤更包含形成一次要 闸极垫及一次要资料垫的步骤,其中该次要资料垫 与该闸极垫与该资料垫经由该披覆层之一第二接 触洞及一第三接触洞相接。12.如申请专利范围第6 项所述之方法,其中该资料线路及该半导体层系由 一光蚀刻制程及一光敏膜图案一块形成,其中该光 敏膜图案之部份处厚度不同。13.如申请专利范围 第12项所述之方法,其中该光敏膜图案包含一第一 部份、一第二部份及一第三部份,且该第一部份具 一第厚度,该第二部份具一第二厚度,该第二厚度 大于该第一厚度,而该第三部份位于该第一部份及 该第二部份之外。14.如申请专利范围第13项所述 之方法,其中在光蚀刻制程中该第一部份位于该该 源极电极及该汲极电极之间,而该第二部份位于该 资料线路之上。15.一种薄膜电晶体阵列面板,其至 少包含: 一闸极线路,形成于一绝缘基材上,并包含一闸极 线及一闸极垫,其中该闸极垫与该闸极线相接; 一闸极绝缘层,覆盖该闸极线路; 一半导体层,形成于该闸极绝缘层上; 一资料线路,形成于该闸极绝缘层或该半导体层上 ,并包含一资料线、一源极电极及一汲极电极,其 中该源极电极与该资料线相接,并形成于该半导体 层上, 一披覆层,覆盖该资料线路;及 一导体图案,以IZO制成,并形成于该披覆层之内, 其中,该闸极线路或该资料线路至少包含一第一导 电层,且该第一导电层系以钼或铝合金制成,并具 有渐细形结构。16.如申请专利范围第15项所述之 薄膜电晶体阵列面板,其中该导体图案与该第一导 电层经由该披覆层之一接触洞相接触。17.如申请 专利范围第15项所述之薄膜电晶体阵列面板,其中 该闸极线路至少包含一闸极垫,该闸极垫与该闸极 线相接;该资料线路更包含一资料垫,该资料垫与 该资料线相接;该导体图案至少包含一像素电极、 一次要闸极垫及一次要资料垫,且该导体图案之每 一者皆经由该披覆层之一第一接触洞与一第三接 触洞而与该汲极电极、该闸极垫及该资料垫相接 。18.如申请专利范围第15项所述之薄膜电晶体阵 列面板,其中该披覆层系由SiNx、SiOC、SiOF、或一有 机绝缘材料制成。图式简单说明: 第1图为一经蚀刻成线路之钨钼合金膜的剖面图, 其蚀刻剂系依本发明之一实施例为之。 第2图所示为一液晶显示器之薄膜电晶体基材,其 系依本发明之一实施例形成者。 第3图为截自第2图薄膜电晶体之线III-III'所得的剖 面图。 第4a、5a、6a及7a图薄膜电晶体面板的示意图,其所 示为制造一液晶显示器之薄膜电晶体面板之中间 步骤时所得之图,其系根据本发明之第一实施例为 之。 第4b图为截自第4a图之线IVb-IVb'所得之剖面图。 第5b图为截自第5a图之线Vb-Vb'所得之剖面图,并显 示第4b图之下一步骤。 第6b图为截自第6a图之线Vib-Vib'所得之剖面图,其中 并显示第5b图的下一步骤。 第7b图为截自第7a图之线VIIb-VIIb'所得之剖面图,其 中并显示第6b图之下一步骤。 第8图所示为一液晶显示器之薄膜电晶体基材,其 系依本发明之一实施例形成者。 第9图及第10图分别为截自第8图之线VIII-VIII'所得 之剖面图。 第11a图为本发明之第二实施例中、该薄膜电晶体 面板于第一步骤时的示意图。 第11b及11c图分别为截自第11a图之线XIb-XIb'及XIc-XIc' 所得之剖面图。 第12a及12b图分别为截自第11a图之线XIb-XIb'及XIc-XIc' 所得之剖面图,其中并显示第11b及11c图之后续步骤 。 第13a图所示为第12a及12b图之下一步骤的薄膜电晶 体布局图。 第13b及13c图分别为截自第13a图之线XIIIb-XIIIb'及 XIIIc-XIIIc'所得之剖面图。 第14a、15a及16a图与第14b、15b及16b图分别为截自第 13a图之线XIIIb-XIIIb'所得之剖面图,其中并显示第13b 及13c图之后续步骤。 第17a图为第16a及16b图之下一步骤所见之薄膜电晶 体面板示意图。 第17b及17c图分别为截自线XVIIb-XVIIb'及XVIIc-XVIIc'所 得之剖面图。 |
