发明名称 Veraschungsverfahren zum Entfernen einer organischen Schicht auf einer Halbleiteranordnung während ihrer Herstellung
摘要
申请公布号 DE68929503(T2) 申请公布日期 2004.06.09
申请号 DE19896029503T 申请日期 1989.06.07
申请人 FUJITSU LTD., KAWASAKI 发明人 SHINAGAWA, KEISUKE;FUJIMURA, SHUZO;HIKAZUTANI, KENICHI
分类号 C23G5/00;G03F7/42;H01L21/027;H01L21/302;H01L21/3065;H01L21/311;(IPC1-7):H01L21/311 主分类号 C23G5/00
代理机构 代理人
主权项
地址