发明名称 多台存储数据共有系统
摘要 这个多台存储数据共有系统,在由通信线路连接的多台之间发射接收分组。在各台上设定固有的台地址值,使各时刻与各台地址值对应。台内的内部时钟(39)都显示同一时刻,并且从时刻T<SUB>00</SUB>到上限时刻T<SUB>M</SUB>进行循环。当内部时钟(39)显示与某个台的台地址值对应的时刻时,将在与台地址值对应的存储地址位置上的存储器内的数据嵌入分组中,并将这个分组在上述通信线路上发射出去。允许时刻误差判定电路(34)比较算出的本台的内部时钟的正确时刻和内部时钟所示时刻,当这个差超过允许范围时,强制地将内部时钟(39)校正到正确的时刻。
申请公布号 CN1152524C 申请公布日期 2004.06.02
申请号 CN01802624.9 申请日期 2001.08.30
申请人 光洋电子工业株式会社;株式会社飞跃科技 发明人 麦谷富浩;夏井敏树
分类号 H04L12/28;H04L12/40;H04L7/00 主分类号 H04L12/28
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 李德山
主权项 1.一种多台存储数据共有系统,通过通信线路使分配了固有台地址值的各台相互连接而构成而构成,其特征在于:所述各台是存储型台,该存储型台包括:向其它台发射附加了分配给本台的台地址值和本台数据的分组的发射状态机器;接收从其它台发射的附加了分配给该其它台的台地址值和该其它台数据的分组的接收状态机器;存储附加在所述分组上的所述各数据的存储器;使从多台存储数据共有系统主体的外部对所述存储器进行访问成为可能的用户接口;对分组的发射接收时刻进行计时的内部时钟;和根据由所述内部时钟计时的时刻与实际接收到由其它台发射的分组的时刻之间的误差量,来校正该内部时钟的时刻的允许时刻误差判定电路。
地址 日本东京