| 摘要 |
本发明之快闪记忆体装置之制造方法，其目的在于提高快闪记忆体之改写耐性。其解决手段系在半导体基板100上形成有记忆元件区域之快闪记忆单元上形成第一层间绝缘膜10。此时作为形成第一层间绝缘膜10最上层之NSG层16后的热处理，并非为灯管退火之短时间加热而是施加炉管退火。藉此，施加于快闪记忆单元上的应力就可获得缓和，且提高改写耐性。又，在形成第一及第二铝配线21、31之后施加炉管退火。更且，在形成第二及第三层间绝缘膜20、30时，使电浆TEOS层23、33之成膜温度与当时之HDP层22、32的温度成为相同。藉此亦同样地，可提高快闪记忆单元之改写耐性。 |
