具有时脉信号产生电路之资讯处理装置以及具有时脉信号延迟电路之资讯处理装置

摘要

构成数位型PLL电路10之倍频电路20及相位同步电路22，系藉由数位计数器之计数值之调整而分别调整倍数时脉N–OUT之振荡频率及相位。CPU12系依该资讯处理装置之用户设计之程式，将倍频电路20之振荡电路振荡用之计数值设定于倍频电路20之数位计数器，依此则倍频电路20可以和基准时脉REF.CLK相同或倍数频率振荡，将用于使输出时脉PHI之相位同步于基准时脉REF.CLK之相位的计数值设定于相位同步电路22之数位计数器。