| 主权项 |
1.一种双埠静态记忆单元,该单元包括:一第一传输闸,具有一个与一字元线路连接之闸极且连接在一位元线路与一第一节点之间;一第二传输闸,具有一个与该字元线路连接之闸极且连接在一互补位元线路与一第二节点之间;一闩锁,连接在该第一节点与该第二节点之间;以及一P通道金属氧化物半导体(PMOS)电晶体,具有一个与一扫描控制线路连接之闸极且连接在该第二节点与一扫描位元线路之间。2.如申请专利范围第1项所述之双埠静态记忆单元,其中该些第一及第二传输闸藉由N通道金属氧化物半导体(NMOS)电晶体来实施。3.如申请专利范围第1项所述之双埠静态记忆单元,其中该闩锁包括:一第一互补金属氧化物半导体(CMOS)反相器,用以倒置一个来自该第一节点之信号并且输出该第一节点之该反相信号至该第二节点;以及一第二互补金属氧化物半导体(CMOS)反相器,用以倒置一个来自该第二节点之信号并且传送该第二节点之该反相信号至该第一节点。4.一种半导体记忆元件,该元件包括:复数个记忆单元,连接在相对应之复数对位元线路与相对应之复数条字元线路之间,同时被排列成一矩阵;复数个扫描电晶体,连接至相对应之复数条扫描位元线路、相对应之该些记忆单元、以及相对应之复数条扫描控制线路,同时被排列成一矩阵;一预先充电装置,用以预先充电该些复数对位元线路;以及一预先放电装置,用以预先放电该些扫描位元线路,其中每一该扫描电晶体包括一个连接在该些记忆单元之一相对应记忆单元与该些扫描位元线路之一相对应扫描位元线路之间的P通道金属氧化物半导体(PMOS)电晶体,该P通道金属氧化物半导体(PMOS)电晶体具有一个与该些扫描控制线路之一相对应扫描控制线路连接之闸极。5.如申请专利范围第4项所述之半导体记忆元件,其中每一该记忆单元包括:一第一N通道金属氧化物半导体(NMOS)电晶体,连接在该些对位元线路其中至少一对之一位元线路与该第一节点之间,且具有一个与该字元线路连接之闸极;一第二N通道金属氧化物半导体(NMOS)电晶体,连接在该对位元线路之一互补位元线路与该第二节点之间,且具有一个与该字元线路连接之闸极;以及一闩锁,连接在该第一节点与该第二节点之间。6.如申请专利范围第5项所述之半导体记忆元件,其中该闩锁包括:一第一互补金属氧化物半导体(CMOS)反相器,用以倒置一个来自该第一节点之信号并且传送该反相信号至该第二节点;以及一第二互补金属氧化物半导体(CMOS)反相器,用以倒置一个来自该第二节点之信号并且传送该反相信号至该第一节点。图式简单说明:第1图为根据习知技艺之一实例之双埠静态记忆单元之电路图。第2图为根据习知技艺之另一实例之双埠静态记忆单元之电路图。第3图为根据习知技艺之又另一实例之双埠静态记忆单元之电路图。第4图为根据本发明之双埠静态记忆单元之电路图。第5图为根据本发明之一种包括第4图所示之双埠静态记忆单元之半导体记忆元件之方块图。第6A图为根据习知技艺之双埠静态记忆单元之布置图。第6B图为根据本发明之双埠静态记忆单元之布置图。 |
