| 主权项 |
1.一种半导体积体电路装置,其特征为具备:取入同步于时脉讯号而被传送之复数位元所构成的讯号之输入电路,被接续于上述输入电路的输入端子,而能够使在上述讯号之传送时之输出电路在电源供给线所产生的杂讯周期成为对应于上述时脉讯号之周期或者其整数倍的方式进行调整之时间常数电路。2.如申请专利范围第1项之半导体积体电路装置,其中上述时间常数电路,包含:藉由复数之调整讯号进行开关控制之复数开关元件,介由上述开关元件对上述输入电路的输入端子以并列型态相互接续之复数电容元件。3.如申请专利范围第2项之半导体积体电路装置,其中上述并列状态相互接续之电容元件之至少一部份,也以具有防静电破坏功能的方式被形成。4.如申请专利范围第3项之半导体积体电路装置,其中上述复数之调整讯号,系由监测使用利用被传送之复数位元而形成的测试讯号而产生之杂讯,进行其与上述时脉讯号之周期之判定的调整电路所形成者。5.如申请专利范围第4项之半导体积体电路装置,其中上述测试讯号,系由复数位元之中准位不改变的1个讯号,与准位被改变之剩下的讯号所构成,对应于上述准位不改变之1个讯号之输入讯号被当成上述应被监测之杂讯而被供给至调整电路。6.一种微处理器系统,其特征为具备:具有输出同步于时脉讯号而被传送之复数位元所构成的讯号之输出电路之第1电路,及具有取入同步于上述时脉讯号而被传送之复数位元所构成的讯号之输入电路之第2电路,上述讯号之讯号传送时,能够使在上述第1电路之电源供给线所产生的杂讯周期成为对应于上述时脉讯号之周期或者其整数倍的方式进行调整之时间常数电路。7.如申请专利范围第6项之微处理器系统,其中上述时间常数电路,被包含于上述第2电路。8.如申请专利范围第7项之微处理器系统,其中上述时间常数电路,包含:藉由复数之调整讯号进行开关控制之复数开关元件,介由上述开关元件对上述输入电路的输入端子以并列型态相互接续之复数电容元件。9.如申请专利范围第8项之微处理器系统,其中上述并列状态相互接续之电容元件之至少一部份,也以具有防静电破坏功能的方式被形成。10.如申请专利范围第8项之微处理器系统,其中上述复数之调整讯号,系由监测使用利用被传送之复数位元而形成的测试讯号而产生之杂讯,进行其与上述时脉讯号之周期之判定的调整电路所形成者。11.如申请专利范围第10项之微处理器系统,其中上述测试讯号,系由复数位元之中准位不改变的1个讯号,与准位被改变之剩下的讯号所构成,对应于上述准位不改变之1个讯号之输入讯号被当成上述应被监测之杂讯而被供给至调整电路。12.如申请专利范围第6.7.8或9项之微处理器系统,其中上述第1电路,被形成于第1半导体晶片,上述第2电路,被形成于第2半导体晶片,传送由上述复数位元所构成的讯号之讯号传送线,系被形成于实装基板。13.如申请专利范围第12项之微处理器系统,其中上述第1半导体晶片、第2半导体晶片以及实装基板,以构成1个半导体积体电路装置的方式藉由1个密封体而密封。14.如申请专利范围第12项之微处理器系统,其中上述实装基板上被搭载第1或第2半导体晶片,在上述第1或第2半导体晶片上第2或第1半导体晶片被搭载成层积构造,传送由上述复数位元所构成的讯号之讯号传送线,藉由导电接续实装基板与第1半导体晶片及第2半导体晶片的连接线(bonding wire)来构成。15.如申请专利范围第9项之微处理器系统,其中上述第1电路,被形成于第1半导体积体电路装置,上述第2电路,被形成于第2半导体积体电路装置,传送由上述复数位元所构成的讯号之讯号传送线,被形成于实装基板。16.如申请专利范围第9项之微处理器系统,其中上述第1电路被形成于半导体基板上,构成进行指定的第1讯号处理之第1功能区块,上述第2电路被形成于半导体基板上,构成进行指定的第2讯号处理之第2功能区块,传送由上述复数位元所构成的讯号之讯号传送线,系被形成于上述半导体基板上。17.一种微处理器系统,其特征为具备:具备输出同步于时脉讯号而被传送的复数位元所构成的讯号之输出电路之第1电路,具备输入同步于上述时脉讯号而被传送的复数位元所构成的讯号之输入电路之第2电路,在上述讯号之讯号传送时,可以产生于上述第1电路的电源供给线之杂讯的周期成为对应于上述时脉讯号的周期或者其整数倍者的方式调整时脉讯号的周期之时脉供给电路。18.如申请专利范围第17项之微处理器系统,其中上述第1电路以及上述第2电路,分别具备藉由与上述时脉讯号不同的系统时脉讯号来进行讯号处理之第1以及第2内部电路。19.一种讯号传送方法,系在第1电路与第2电路之间同步于时脉讯号传送由复数位元所构成的讯号之讯号传送方法,其特征为:在上述复数位元讯号之讯号传送时,以使在上述第1电路之电源供给线所产生的杂讯的周期成为与上述时脉讯号的周期或者其整数倍的周期对应的方式调整上述第2电路的输入电容。20.如申请专利范围第19项之讯号传送方法,其中上述输入电容的调整,系藉由监测利用使用被传送的复数位元而形成的测试讯号而产生之上述杂讯,藉由与上述时脉讯号之周期之判定结果来进行的。21.如申请专利范围第20项之讯号传送方法,其中上述测试讯号,系由复数位元之中准位不改变的1个讯号,与准位被改变之剩下的讯号所构成,对应于上述准位不改变之1个讯号之输入讯号被当成上述应被监测之杂讯。图式简单说明:第1图系供说明相关于本发明之讯号传送方法之一实施例之计时图。第2图系供说明相关于本发明之讯号传送方法之另一实施例之计时图。第3图系供说明此发明之波形图。第4图系显示此发明适用之资料传送系统之一实施例之构成图。第5图系显示此发明适用之资料传送系统之一实施例之方块图。第6图系供说明本发明之用的模拟模型之等价电路图。第7图系对应于说明本发明之用的模拟模型之供说明频率与杂讯电压之特性图。第8图系对应于说明本发明之用的模拟模型之供说明频率与杂讯电压之特性图。第9图系对应于说明本发明之用的模拟模型之供说明频率与杂讯电压之特性图。第10图系供说明本发明之用的杂讯波形图。第11图系由相关于本发明的半导体积体电路装置所构成之资料传送系统之一实施例之方块图。第12图系显示由相关于此发明之半导体装置所构成的资料传送系统之其他一实施例之方块图。第13图系藉由同时进行使用控制负荷电路之可变电容的控制与频率的控制使杂讯之周期与资料传送周期一致之手续之一例之流程图。第14图系藉由控制可变负荷电路改变杂讯的周期,藉由设定于CCR之目标频率fo进行资料传送之用之一实施例之流程图。第15图系显示相关于本发明之受讯侧LSI之控制负荷电路之一实施例之电路图。第16图系显示相关于本发明之受讯侧LSI之控制负荷电路之其他一实施例之电路图。第17图系显示相关于本发明之受讯侧LSI之控制负荷电路之其他一实施例之电路图。第18图系显示相关于本发明之受讯侧LSI之控制负荷电路之其他一实施例之电路图。第19图系显示使用于此发明之相位移位电路之一实施例之构成图。第20图系显示控制讯号sa0,sa1之码之分派例,与输出入之接续关系之一实施例之接续图。第21图系供说明相关于此发明之杂讯的开始位置配合之用的波形图。第22图系供说明相关于此发明之杂讯的开始位置配合之用的波形图。第23图系显示使用于此发明之时脉脉冲产生电路之一实施例之方块图。第24图系供说明相关于本发明之资料传送方法之一例之波形图。第25图系供说明相关于本发明之资料传送方法之其他一例之波形图。第26图系显示使用于此发明之相位差分电路PINT之一实施例之电路图。第27图系显示使用于此发明之杂讯计时控制电路NTCC之一实施例之方块图。第28图系显示使用于此发明之比较器CMP之一实施例之电路图。第29图系显示相关于此发明之系统之一实施例之方块图。第30图系显示相关于此发明之系统之一实施例之外观图。第31图系显示相关于此发明之半导体积体电路装置之一实施例之概略方块图。第32图系显示适用此发明之半导体积体电路装置之一实施例之构成图。第33图系显示从前的资料传送系之杂讯的样子之计时图。 |
