发明名称 印刷电路板之电路布局之电性连接体之制造方法
摘要 一种印刷电路板之电路布局之电性连接体之制造方法,包含有以下步骤:a)准备一基板,在其一面或二面上具有一导电层。b)将该导电层制作为一电路布局,而该电路布局具有第一部分以及第二部分,其中该第一与该第二部分是具有高度差,且该第一部分的高度高于该第二部分,以及c)设置一绝缘层覆盖该电路布局之第二部分,但是让该第一部分暴露。如此,在增层制造法(build–upprocess)中,该第一部份可为层间电性连接体(interfacialconnections)。亦可在该第一部份上电镀一层镍–金层,以做为电性连结垫(bondingpads)之用途。
申请公布号 TW200409572 申请公布日期 2004.06.01
申请号 TW091134424 申请日期 2002.11.27
申请人 联测科技股份有限公司 发明人 池万国
分类号 H05K1/14;H05K3/00 主分类号 H05K1/14
代理机构 代理人 刘緖伦
主权项
地址 新竹市新竹科学工业园区力行三路二号