| 主权项 |
1.一种在绝缘基体上制作薄膜电晶体之方法,该方 法包含下列步骤: 在该绝缘基体上形成一多晶矽图型,该多晶矽图型 包括有一第一传导性之一第一区、有该第一传导 性之一第二区、连接该第一区和该第二区的一第 一桥接区、及也连接该第一区和该第二区的一第 二桥接区; 在该绝缘基体上形成一绝缘膜,使该绝缘膜覆盖该 多晶矽图型; 在该绝缘膜上形成一闸极电极图型,使该闸极电极 图型覆盖该第一桥接区; 在该第一区上形成一布线图型,使该布线图型与该 第一区接触;及 在形成该布线图型之该步骤后切断该第二桥接区 。2.依据申请专利范围第1项的方法,其中形成该多 晶矽图型的该步骤包括把传导性提供给该第二桥 接区之步骤。3.依据申请专利范围第2项的方法,其 中: 形成该多晶矽图型的该步骤包括把该第一传导性 提供给该第一区和该第二区之步骤;及 把传导性提供给该第二桥接区之该步骤系与把该 第一传导性提供给该第一区和该第二区之该步骤 同时实施。4.依据申请专利范围第1项的方法,其更 包含下列步骤: 在该绝缘基体上沉积一第二绝缘膜,使该第二绝缘 膜覆盖该闸极电极图型;及 在该第二绝缘膜中形成一开口,以露出该第二桥接 区; 沉积该第二绝缘膜之该步骤与形成该开口之该步 骤系在形成该布线图型之该步骤前,但在形成该闸 极电极图型之该步骤后实施; 其中切断该第二桥接区之该步骤包括从该开口除 去该第二桥接区之步骤。5.依据申请专利范围第4 项的方法,其中: 形成该布线图型之该步骤系以使该布线图型形成 在该第二绝缘膜上之方式实施;及 该方法更包含下列步骤: 在该第二绝缘膜上沉积一第三绝缘膜,使该第三绝 缘膜覆盖该布线图型;以及 在该第三绝缘膜中形成另一开口,以露出在该第二 绝缘膜中的该开口; 其中,沉积该第三绝缘膜之该步骤与形成该另一开 口之该步骤系在切断该第二桥接区之该步骤前,但 在形成该布线图型之该步骤后实施;及 切断该第二桥接区之该步骤包括从透过该另一开 口露出的该开口除去该第二桥接区之步骤。6.依 据申请专利范围第5项的方法,其中切断该第二桥 接区之该步骤系大致与形成该另一开口之该步骤 同时实施。7.依据申请专利范围第5项的方法,其中 切断该第二桥接区之该步骤系于在该另一绝缘膜 中形成一接触孔以露出该布线图型之步骤后实施 。8.一种制造液晶显示器装置的方法,该液晶显示 器装置包括在一玻璃基体上形成的一薄膜电晶体, 该方法包含下列步骤: 在该玻璃基体上形成一多晶矽图型,该多晶矽图型 包括有一第一传导性之一第一区、有该第一传导 性之一第二区、连接该第一区和该第二区的一第 一桥接区、及也连接该第一区和该第二区的一第 二桥接区; 在该玻璃基体上形成一绝缘膜,使该绝缘膜覆盖该 多晶矽图型; 在该绝缘膜上形成一闸极电极图型,使该闸极电极 图型覆盖该第一桥接区; 在该第一区上形成一布线图型,使该布线图型与该 第一区接触;及 在形成该布线图型之该步骤后切断该第二桥接区 。9.依据申请专利范围第8项的方法,其中形成该多 晶矽图型的该步骤包括把传导性提供给该第二桥 接区之步骤。10.依据申请专利范围第9项的方法, 其中: 形成该多晶矽图型的该步骤包括把该第一传导性 提供给该第一区和该第二区之步骤;及 把传导性提供给该第二桥接区之该步骤系与把该 第一传导性提供给该第一区和该第二区之该步骤 同时实施。11.依据申请专利范围第8项的方法,其 更包含下列步骤: 在该玻璃基体上沉积一第二绝缘膜,使该第二绝缘 膜覆盖该闸极电极图型;及 在该第二绝缘膜中形成一开口,以露出该第二桥接 区, 沉积该第二绝缘膜之该步骤与形成该开口之该步 骤系在形成该布线图型之该步骤前,但在形成该闸 极电极图型之该步骤后实施; 其中切断该第二桥接区之该步骤包括从该开口除 掉该第二桥接区之步骤。12.依据申请专利范围第 11项的方法,其中: 形成该布线图型之该步骤系以使该布线图型形成 在该第二绝缘膜上之方式实施;及 该方法更包含下列步骤: 在该第二绝缘膜上沉积一第三绝缘膜,使该第三绝 缘膜覆盖该布线图型;以及 在该第三绝缘膜中形成另一开口,以露出在该第二 绝缘膜中的该开口; 其中,沉积该第三绝缘膜之该步骤与形成该另一开 口之该步骤系在切断该第二桥接区之该步骤前,但 在形成该布线图型之该步骤后实施;及 切断该第二桥接区之该步骤包括从透过该另一开 口露出的该开口除去该第二桥接区之步骤。13.依 据申请专利范围第12项的方法,其中切断该第二桥 接区之该步骤系大致与形成该另一开口之该步骤 同时实施。14.依据申请专利范围第12项的方法,其 中切断该第二桥接区之该步骤系于在该第三绝缘 膜中形成一接触孔以露出该布线图型之步骤后实 施。15.一种薄膜电晶体,包含: 一绝缘基体; 形成在该绝缘基体上的一多晶矽图型,该多晶矽图 型包括具有一第一传导性之一第一区、具有该第 一传导性之一第二区、及连接该第一区和该第二 区的一通道区; 覆盖该通道区的一闸极绝缘膜;及 形成在该通道区上的一闸极电极图型; 该多晶矽图型更包括从该第一区延伸到一第一顶 端的一第一延伸部份、及从该第二区延伸到一第 二顶端的一第二延伸部份。16.依据申请专利范围 第15项的薄膜电晶体,其中该第一延伸部份和该第 二延伸部份具有相同传导性。17.依据申请专利范 围第15项的薄膜电晶体,其更包含形成在该绝缘基 体上的一第二绝缘膜,使该绝缘膜覆盖该多晶矽图 型和该闸极电极图型, 其中该第二绝缘膜具有在该第一延伸部份和该第 二延伸部份间的一位置处露出该第一顶端和该第 二顶端之一开口。18.一种液晶显示器装置,包含: 一第一玻璃基体; 面对该第一玻璃基体的一第二玻璃基体,在该第一 玻璃基体和该第二玻璃基体间维持有一间隙; 包围在该第一玻璃基体和该第二玻璃基体间之该 间隙中的一液晶层;及 在该第一玻璃基体之一表面上形成的一薄膜电晶 体,该表面系面对该第二玻璃基体, 其中该薄膜电晶体包含: 一多晶矽图型,形成在该第一玻璃基体之该表面上 ,且该多晶矽图型包括具有一第一传导性之一第一 区、具有该第一传导性之一第二区、及连接该第 一区和该第二区的一通道区; 覆盖该通道区的一闸极绝缘膜;及 形成在该通道区上的一闸极电极图型, 该多晶矽图型更包含从该第一区延伸到一第一顶 端的一第一延伸部份、及从该第二区延伸到一第 二顶端的一第二延伸部份。19.依据申请专利范围 第18项的液晶显示器装置,其中该第一延伸部份和 该第二延伸部份具有相同传导性。20.依据申请专 利范围第18项的液晶显示器装置,其更包含形成在 该第一玻璃基体之该表面上的一第二绝缘膜,使该 第二绝缘膜覆盖该多晶矽图型和该闸极电极图型, 其中该第二绝缘膜具有在该第一延伸部份和该第 二延伸部份间的一位置处形成且露出该第一顶端 和该第二顶端之一开口。21.依据申请专利范围第 20项的液晶显示器装置,其中: 该第二绝缘膜具有一第一接触孔、一第二接触孔 、及一第三接触孔,以分别露出该第一区、该第二 区、及该闸极电极图型; 该第二绝缘膜也具有一第一布线图型、一第二布 线图型、及一第三布线图型,其都形成在该绝缘膜 上,并分别透过该第一接触孔、该第二接触孔、及 该第三接触孔而电气连接至该第一区、该第二区 、及该闸极电极图型;及 该液晶显示器装置更包含: 一第三绝缘膜,形成在该第二绝缘膜上,使该第三 绝缘膜覆盖该第一布线图型、该第二布线图型、 及该第三布线图型; 一像素电极,形成在该第三绝缘膜上;以及 一分子定向膜,形成在该第三绝缘膜上,使该分子 定向膜覆盖该像素电极并与该液晶层接触, 该像素电极系透过形成在该第三绝缘膜中的一接 触孔而连接于该第一布线图型, 该分子定向膜透过形成在该第三绝缘膜中以露出 该开口的另一开口而填充该开口。22.一种薄膜电 晶体基体,包含: 一玻璃基体,具有在其上形成的一面板区; 一传导性周边短路环,其形成在该玻璃基体上的该 面板区中,且没有间隙地沿着该面板区之边界延伸 ; 一内部电路,其形成在该玻璃基体上的该面板区中 ,该内部电路包括在该玻璃基体上形成的多个薄膜 电晶体,并设有多个连接端子;及 多个电阻器元件,形成在该玻璃基体上的该面板区 中,各个该等多个电阻器元件把该等连接端子中的 一个别者连接到该周边短路环,各个电阻器元件具 有会使得在各个该等连接端子处的阻抗大致为恒 定的一电阻値。图式简单说明: 第1图系一传统液晶显示器装置之结构图; 第2图系第1图之液晶显示器装置的截面图; 第3图系第1图之液晶显示器装置的放大图; 第4图说明在第3图中显示的TFT基体上的一习用抗 静电结构; 第5A至5C图说明在第3图中显示的TFT基体上的另一 抗静电结构; 第6A至6D图说明依据本发明之第一实施例制造一TFT 的步骤; 第7A和7B图说明依据本发明之第二实施例的一TFT- CMOS电路之结构; 第8A至8G图说明制造第7A图之TFT-CMOS电路的步骤; 第9A至9D图说明制造第7A图之TFT-CMOS电路的步骤; 第10图显示依据本发明之第三实施例的液晶显示 器装置之像素TFT的结构; 第11A至11D图说明制造包括第10图之像素TFT的液晶 显示器装置之步骤; 第12A至12C图说明制造包括第10图之像素TFT的液晶 显示器装置之步骤; 第13A至13C图说明依据本发明之第四实施例,制造包 含一像素TFT的液晶显示器装置之步骤; 第14图显示依据本发明之第五实施例的一像素TFT 之结构; 第15图显示依据本发明之第六实施例的液晶显示 器装置之一周边电路的结构; 第16图系第15图之液晶显示器之扫描侧周边电路之 详细图; 第17图系第16图中显示的一D型正反器之结构的详 细图; 第18图系第16图中显示的一输出缓冲器电路之结构 的详细图; 第19图系第16图中显示的一NAND电路之结构的详细 图; 第20图系第15图中显示的一类比切换器电路之结构 的详细图; 第21图系第15图中显示的一记忆体晶胞之结构的详 细图; 第22图显示依据本发明之第七实施例的液晶显示 器装置之结构; 第23图说明本发明之第七实施例的原理; 第24图说明本发明之第七实施例的例示结构; 第25图说明依据本发明之第七实施例的电阻値之 最佳化; 第26图说明本发明之第八实施例的原理; 第27A和27B图说明本发明之第九实施例的原理; 第28A和28B图说明本发明之第九实施例的另一例示 结构; 第29A和29B图说明本发明之第十实施例的一例示结 构;及 第30图说明本发明之进一步实施例。 |
