| 摘要 |
Disposición de microprocesadores, que comprende: - una unidad central de procesamiento (1) - otra unidad (2, 3, 4) - una unidad de memoria (5), - un bus (6), a través del cual están conectadas entre sí la unidad central de procesamiento (1), la otra unidad (2, 3, 4) y la memoria (5) para el intercambio de datos, - una primera unidad de codificación (12, 32, 52) respectiva asociada a las unidades (1, 2, 3, 4, 5), que está conectada entre el bus (6) y la unidad asociada (1, 2, 3, 4, 5) y comprende un medio (10, 50) para la preparación de una clave y un elemento de enlace lógico (11, 51), que está conectado entre el bus (6) y la unidad asociada (1, 2, 3, 5), siendo la clave igual para las unidades y siendo variable, caracterizada por - una segunda unidad de codificación (53) asociada a la unidad de memoria, (5) que comprende un medio (54) para la preparación de otra clave así como un elemento de enlace lógico (55), que está conectado entre el medio (54) para la preparación de la clave de la primera unidad de codificación (50) asociada y el elemento de enlace lógico (51) de la primera unidad de codificación asociada (52).
|
