发明名称 |
包含寄存器堆栈的数据处理器 、数据处理方法以及一种控制器 |
摘要 |
一种数据处理器, 包含:一个用于对第一和第二输入数据[OP1,OP2]执行算术或逻辑运算的算术逻辑单元[ALU]。它进一步包含一个用于存储数据的堆栈[STCK],该堆栈用于将在堆栈中有某位置[P(1)]的数据作为第一输入数据[OP1]施加到算术逻辑单元[ALU]。数据处理器能执行含有一个指示多个存储单元[REG]的其中一个存储单元[REG(i)]的地址[ADDR]的指令[INSTR]。地址[ADDR]使在其指示的存储单元[REG(i)]中含有的数据被作为第二输入数据[OP2]施加到算术逻辑单元[ALU]。 |
申请公布号 |
CN1151432C |
申请公布日期 |
2004.05.26 |
申请号 |
CN00801714.X |
申请日期 |
2000.06.13 |
申请人 |
皇家菲利浦电子有限公司 |
发明人 |
M·杜兰顿 |
分类号 |
G06F9/30 |
主分类号 |
G06F9/30 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
王勇;梁永 |
主权项 |
1.一种数据处理器,包括:一个用于对第一输入数据[OP1]和第二输入数据[OP2]执行算术或逻辑运算的算术逻辑单元[ALU];和一个用于存储数据的堆栈[STCK],该堆栈还用于将在该堆栈[STCK]中某位置[P(1)]的数据作为第一输入数据[OP1]施加到所述算术逻辑单元[ALU],其中,所述数据处理器能执行含有一个对应于第二输入数据[OP2]的地址[ADDR]的指令[INSTR],该地址[ADDR]指示多个存储单元[REG]的其中一个存储单元[REG(i)],该地址[ADDR]使在所述存储单元[REG(i)]中含有的数据被作为第二输入数据[OP2]施加到所述算术逻辑单元[ALU]。 |
地址 |
荷兰艾恩德霍芬 |