时钟电路

摘要

一个时钟电路通过降低在局部时钟信号上的负载来节省功率。该负载是通过改变锁存器的结构来降低的。通常使用通过闸型锁存器，其中使用NFET和PFET二者来控制数据流。这里，PFET已经被去掉因而负载降低了。然而，逻辑1很难通过一个NFET，而且这会增加通过锁存器的上升变化率和上升沿的时延。然而，通过过驱动局部时钟块(LCB)的局部时钟，经由在其主从锁存器中只采用NFET晶体管的分配通过闸，将局部时钟驱动给锁存器，可以减轻这一效果。过驱动NFET的栅极使得NFET可以通过一个全电平的逻辑1信号。

主权项

1.一种用于产生过电压时钟的时钟电路，其包括：一个全局时钟输入，一个第一反相器，一个中间的时钟节点，一个第二反相器，一个地电压轨，一个第一电压轨，一个第二电压轨，一个过电压时钟节点，其中所述全局时钟输入与所述第一反相器相连，所述第一反相器与所述地电压轨、所述第一电压轨和所述中间的时钟节点相连，所述中间的时钟节点与所述第二反相器相连，所述第二反相器与所述地电压轨、所述第二电压轨和所述过电压时钟节点相连。