存储器模块，存储器芯片和存储器系统

摘要

一种存储器模块，其包括至少一个CAR和多个设置的DRAM，以使多个DRAM在模块基底的一个表面和另一表面上彼此相近和相邻。DRAM被分为多个存储器组。这些存储器组的彼此相邻的存储器组彼此配对。这对存储器组中的一个是1阶存储器组，且另一个是2阶存储器组。这对存储器组通过具有有一短的短线的T形分支结构的短线路连接到CAR上。在信号接收侧的存储器组对中的一个执行开放端的职责。该主动终止由在信号非接收侧的存储器组对中另一个的终端电阻执行。于是，能够减少信号反射。

主权项

1.一种存储器模块，包括：模块基底；至少一个指令地址信号寄存器；在模块基底的上表面和下表面上提供的多个存储器芯片，多个存储器芯片中的每一个具有带有主动终止电路的指令地址信号终端；以及；指令地址信号线路；其中指令地址信号寄存器是内部布线并连接到多个存储器芯片；其中多个存储器芯片被分开，以形成至少一个1阶存储器组和至少一个2阶存储器组，其中1阶存储器组包括在模块基底的一个表面或另一表面上提供的并且彼此相近和相邻的两个或三个存储器芯片，2阶存储器组包括在模块基底的一个表面或另一表面上提供的并且彼此相近和相邻的两个或三个存储器芯片；其中1阶存储器组与相邻的2阶存储器组配对，使得这对存储器组具有四个或五个存储器芯片；其中指令地址信号线路具有T形分支结构，且用于连接指令地址信号寄存器到与其对应的存储器组对，以及；其中当进行访问时，在访问期间使用存储器组对中的一个，且不使用另一个，并且存储器组的存储器芯片的在访问期间不被使用的指令地址信号终端被主动的终止。