首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 METHOD TO FORM A VERTICAL TRANSISTOR BY FIRST FORMING A GATE/SPACER STACK, THEN USING SELECTIVE EPITAXY TO FORM SOURCE, DRAIN AND CHANNEL
摘要
申请公布号 SG103898(A1) 申请公布日期 2004.05.26
申请号 SG20020007570 申请日期 2002.12.13
申请人 CHARTERED SEMICONDUCTOR MANUFACTURING LTD. 发明人 YALEHANKA RAMACHANDRAMURTHY PRADEEP;JIA ZHEN ZHENG;ELGIN QUEK;RAVI SUNDARESAN;JAMES LEE YONG MENG;YING KEUNG LEUNG
分类号 H01L21/336;(IPC1-7):H01L 主分类号 H01L21/336
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com