| 主权项 |
1.一种方法,其包含:接收一组第一组运算元进入一组乘法累加单元;在该第一组运算元上执行一组第一运算以得到第一中间结果;接收一组第二组运算元进入该乘法累加单元;并且当在该第一中间结果上执行第二运算时,在该第二组运算元上执行该第一运算以得到第二中间结果。2.如申请专利范围第1项之方法,其中接收第一组运算元之步骤进一步地包含:接收一组乘数进入浦斯编码器;并且接收一组被乘数进入一组多工器阵列中。3.如申请专利范围第2项之方法,其中在第一组运算元上执行第一运算之步骤进一步地包含从该浦斯编码器传送多数个控制信号至该多工器阵列。4.如申请专利范围第2项之方法,其中在第一组运算元上执行第一运算之步骤进一步地包含从该多工器阵列传送多数个部份乘积至一组沃勒斯树状结构。5.如申请专利范围第4项之方法,其中接收第一组运算元之步骤进一步地包含接收一组累加数値进入该沃勒斯树状结构。6.如申请专利范围第5项之方法,其中在第一组运算元上执行第一运算之步骤进一步地包含当接收到的多数个部份乘积以及累加数値时,引动在该沃勒斯树状结构中之多数个进位-储存加法器。7.如申请专利范围第1项之方法,其中在第一中间结果上执行第二运算之步骤进一步地包含:接收该第一中间结果作为第一部份和第二部份;以及将该第一部份以及该第二部份一起相加。8.如申请专利范围第7项之方法,其中在第一中间结果上执行第二运算之步骤进一步地包含:传送该第一部份和该第二部份至一组前瞻性进位加法器;并且引动该前瞻性进位加法器。9.一种装置,其包含:一组用以执行多数个加法运算之结构;一组加法器;以及一组控制器,其允许当该加法器在第一运算元之一部份上进行第二运算时,使用该结构在该第一运算元之另一部份上进行第一运算。10.如申请专利范围第9项之装置,进一步地包含被耦合至该加法器的一组内部储存媒体。11.如申请专利范围第9项之装置,其中用以执行多数个加法运算之该结构包含一组沃勒斯树状结构。12.如申请专利范围第11项之装置,其中该沃勒斯树状结构包含多数个进位储存加法器。13.如申请专利范围第12项之装置,其中该沃勒斯树状结构是一种四级之沃勒斯树状结构。14.如申请专利范围第9项之装置,其中该加法器是一种前瞻性进位加法器。15.如申请专利范围第9项之装置,其进一步地包含被耦合至该结构上用以执行多数个加法运算之一组浦斯编码器。16.如申请专利范围第12项之装置,其中该沃勒斯树状结构接收九组输入向量并且产生两组输出向量。17.如申请专利范围第10项之装置,其中该内部储存媒体包含一组或者多组累加器。18.如申请专利范围第17项之装置,其中一组或者多组累加器被耦合至该加法器之输出。图式简单说明:第1图是依据本发明之一实施例之乘法累加单元的一种方块图;第2A和2B图是依据本发明之一实施例,使用第1图之MAC而达成之乘法运算的流程图;第3图是依据本发明之一实施例,使用第1图MAC之16位元乘法运算的性能时间图形;第4A-4C图是依据本发明之一实施例,使用第1图之MAC达成之一种内含式乘法运算之流程图;以及第5图是依据本发明之一实施例,使用第1图之MAC所达成之封包资料指令的乘法运算流程图。 |
