| 主权项 |
1.一种半导体元件之制造方法,至少包含下列步骤:提供一半导体基底;形成一闸极氧化层在该基底上;形成一导电层在该闸极氧化层上;形成一抗反射层在该导电层上;图案蚀刻该抗反射层和该导电层,且形成一闸极区;形成一介电层覆盖该闸极区以一化学气相沈积法,同时以该化学气相沈积法对该闸极区进行回火;过蚀刻该介电层与该抗反射层,以移除该抗反射层上之表面氧化物,且在该闸极区侧壁形成一补偿间隙壁;及利用湿式蚀刻法去除该抗反射层。2.如申请专利范围第1项所述之半导体元件制造方法,其中上述之闸极氧化层至少包含氧化矽。3.如申请专利范围第1项所述之半导体元件制造方法,其中上述之导电层至少包含多晶矽。4.如申请专利范围第1所述之半导体元件制造方法,其中上述之抗反射层至少包含氮氧化矽。5.如申请专利范围第1所述之半导体元件制造方法,其中上述之介电层至少包含氧化矽。6.如申请专利范围第1所述之半导体元件制造方法,其中上述之介电层回蚀刻法是一种非等向性的乾蚀刻法。7.如申请专利范围第1所述之半导体元件制造方法,其中上述之抗反射层是藉由湿式蚀刻法来去除。8.如申请专利范围第7所述之半导体元件制造方法,其中上述之湿式蚀刻法,更进一步至少包括使用热磷酸(H3PO4)溶液。9.一种半导体元件之制造方法,至少包含下列步骤:提供一至少包含一浅沟槽隔离(STI)区域的半导体基底;形成一闸极氧化层在该基底上;形成一多晶矽层在该闸极氧化层上;植入离子在该多晶矽层内;沈积一氮氧化矽层在该多晶矽层上,且该氮氧化矽层被用来作为一抗反射层;形成一光阻层在该氮氧化矽层上,图案蚀刻该光阻层,且定义出一闸极区域;蚀刻该氮氧化矽层和该多晶矽层,形成一闸极区;沈积一介电层在该闸极区以一化学气相沈积法,同时以该化学气相沈积法对该闸极区进行回火;非等向性过蚀刻该介电层与该抗反射层,同时去除该氮氧化矽层上之表面氧化物,且在该闸极区侧壁形成一补偿间隙壁;及利用热磷酸移除该氮氧化矽层。10.如申请专利范围第9项所述之半导体元件制造方法,其中上述之离子是藉由热扩散法进入该多晶矽层。11.如申请专利范围第9项所述之半导体元件制造方法,其中上述之多晶矽层是以磷离子或者砷离子掺入。12.如申请专利范围第9项所述之半导体元件制造方法,其中上述之氧化矽层的厚度大约在100埃至600埃。13.如申请专利范围第9项所述之半导体元件制造方法,其中上述之介电层至少包含氧化矽。图式简单说明:第一A图至第一E图显示一半导体元件,利用相关侧壁来移除闸极上方的氮氧化矽层之制程剖面图。 |
