| 主权项 |
1.一种制造半导体装置的方法,包括: 准备一半导体基材; 在该半导体基材上形成一绝缘层; 在该绝缘层上形成一导电层; 在该导电层上形成一有机材料层; 在该有基材料层上形成一光阻层; 图案化该光阻层形成一图案光阻; 使用一氯气和氧气之混和蚀刻气体可同时蚀刻该 缩小图案光阻和该有机材料层,来蚀刻该有机材料 层且缩小该图案光阻,其中该有机材料层是以该缩 小图案光阻为蚀刻罩幕来蚀刻和图案化,形成缩小 图案罩幕是由该图案光阻的缩小图案和罩幕尺寸 较小于该图案光阻未缩小前所组成,且以该缩小图 案罩幕和该图案有机材料层为蚀刻罩幕来蚀刻并 图案化该导电层。2.如申请专利范围第1项所述之 一种制造半导体装置的方法,其中蚀刻该有机材料 层之蚀刻使用条件为,该有机材料层相对于该图案 光阻之蚀刻选择比是在0.8至1.3之间。3.如申请专 利范围第1项所述之一种制造半导体装置的方法, 其中该氯气和氧气之混和气体的混和比例是1:1。4 .如申请专利范围第1项所述之一种制造半导体装 置的方法,其中蚀刻该有机材料层是使用一混和气 体为蚀刻气体,其包括:氯气、氧气、惰性气体。5. 如申请专利范围第4项所述之一种制造半导体装置 的方法,其中使用氦气和氩气为该惰性气体。6.如 申请专利范围第1项所述之一种制造半导体装置的 方法,其中蚀刻该有机材料层是使用电感耦式电浆 (ICP)蚀刻设备。7.如申请专利范围第1项所述之一 种制造半导体装置的方法,其中蚀刻该有机材料层 时加入一偏压20-40W于该半导体基材。8.如申请专 利范围第1项所述之一种制造半导体装置的方法, 其中蚀刻该有机材料层时是在一压力为1-1.3Pa之气 氛中。9.如申请专利范围第1项所述之一种制造半 导体装置的方法,其中形成该有机材料层于该导电 层上,且该有机材料层之厚度为50-150nm。10.如申请 专利范围第1项所述之一种制造半导体装置的方法 ,更包括,在蚀刻和图案化该导电层之后,同时移除 剩下的缩小图案罩幕和该有机材料层。11.如申请 专利范围第1项所述之一种制造半导体装置的方法 ,其中该图案导电层是由一个或多个之半导体闸电 极装置所组成。12.如申请专利范围第1项所述之一 种制造半导体装置的方法,其中缩小罩幕的量是由 改变氯气和氧气的比例来控制。13.如申请专利范 围第1项所述之一种制造半导体装置的方法,其中 缩小罩幕的量是由改变偏压来控制。14.如申请专 利范围第1项所述之一种制造半导体装置的方法, 其中缩小罩幕的量是由改变压力来控制。15.如申 请专利范围第1项所述之一种制造半导体装置的方 法,其中缩小罩幕的量是由改变增加氦气体的量来 控制。图式简单说明: 第1A图至第1D图系为本实施例中之一种半导体装置 的制造方法其横截面制造步骤示意图。 第2A图系为罩幕缩小量和图案化密度之关系图, 其中蚀刻气体总流速固定且氯气和氧气之混和比 例在改变。 第2B图系为缩小图案罩幕在氯气和氧气之蚀刻气 体比例为20/20sccm时之横截面外观示意图。 第2C图系为缩小图案罩幕在氯气和氧气之蚀刻气 体比例为24/16sccm时之横截面外观示意图。 第2D图系为缩小图案罩幕在氯气和氧气之蚀刻气 体比例为28/12sccm时之横截面外观示意图。 第3A图系为罩幕缩小量和图案化密度之关系图, 其中偏压値是改变的。 第3B图系为缩小图案罩幕在蚀刻过程时其偏压値 为20W之横截面外观示意图。 第3C图系为缩小图案罩幕在蚀刻过程时其偏压値 为30W之横截面外观示意图。 第3D图系为缩小图案罩幕在蚀刻过程时其偏压値 为40W之横截面外观示意图。 第4A图系为罩幕缩小量和图案化密度之关系图, 其中压力値是改变的。 第4B图系为缩小图案罩幕在蚀刻过程时其压力値 为0.4Pa之横截面外观示意图。 第4C图系为缩小图案罩幕在蚀刻过程时其压力値 为0.6Pa之横截面外观示意图。 第4D图系为缩小图案罩幕在蚀刻过程时其压力値 为1.0Pa之横截面外观示意图。 第5图系为罩幕缩小量和图案化密度之关系图, 其中蚀刻气体总流速改变且氯气和氧气之混和比 例固定在1:1。 第6图系为罩幕缩小量和图案化密度之关系图, 其中加入氦气为蚀刻气体。 第7图系为从图案光阻5a的连续晶圆制程中闸电极6 的缩小量L1,其中在本发明这方法中其抗反射层4被 蚀刻。 第8图系为从图案光阻5a的连续晶圆制程中闸电极6 的缩小量L1,其中在本发明这方法中其抗反射层4被 蚀刻。 第9A图系为图案光阻5a的尺寸大小和缩小图案罩 幕5b的尺寸大小,以及闸电极6的尺寸大小L和图 案密度之间的关系。 第9B图系为在第9A图中、、L之平均値和最大 値跟最小値的差。 第10A图系为罩幕缩小量和从图案光阻5a之闸电 极6的缩小量L1,以及从缩小图案罩幕5b之闸电极6的 缩小量L2和图案密度之间的关系。 第10B图系为在第10A图中缩小量、L1.L2之平均値 和最大値跟最小値的差。 第11A图至第11D图系为本实施例中之一种半导体装 置的制造方法其横截面制造步骤示意图。 |
