| 主权项 |
1.一种影像显示装置(image display device),包含: 复数条显示讯号线(display signal line),系用以发送显 示讯号; 第一及第二像素电极(pixel electrode),系用以将由共 同显示讯号线来之一显示讯号(display signal)写入; 一扫描讯号线(scan signal line),系用以发送扫描讯号 (scan signal)至该第一及第二像素电极;以及 讯号处理(signal processing)装置,该讯号处理装置根 据对应于第一像素电极的一第一讯号以及对应于 第二像素电极的一第二讯号,供产生第一及第二显 示讯号,该第一及第二显示讯号是由外界输入,该 讯号处理装置于一给定的水平扫描周期(given horizontal scanning period)HT内,藉由分时(time division)法 供应第一及第二显示讯号至显示讯号线, 其中该讯号处理装置建立一时段(time period)TA供写 入第一显示讯号,建立一时段TB供写入第二显示讯 号,而TA>TB。2.如申请专利范围第1项所述之影像显 示装置,其中于TA期间,该第一显示讯号写入第一像 素电极时,该第一显示讯号写入第二像素电极。3. 如申请专利范围第1项所述之影像显示装置,其中 当一水平扫描周期被改变时,该讯号处理装置重置 TA及TB至少其中之一,以满足TA>TB。4.如申请专利范 围第1或第2项所述之影像显示装置,其中该讯号处 理装置建立一HT及TA及TB,以满足HT>TA+TB及HT=TA+TB两 者中的其中之一。5.如申请专利范围第1项所述之 影像显示装置,其中于该一水平扫描周期中,第一 及第二像素电极是被驱动于相同极性。6.如申请 专利范围第1项所述之影像显示装置,其中该给定 水平扫描周期HT满足HT=HD+HB的等式,其中HD为当第一 及第二讯号任一讯号被输入时的一时段,而HB为当 第一及第二讯号皆未被输入时的一时段,以及 该讯号处理装置建立一TB<(HD/2)。7.一种影像显示 装置,包含: 一影像显示元件,配置有以矩阵形式安排的复数个 像素电极,配置有复数条显示讯号线用以发送电位 至各个像素电极及复数条扫描讯号线用以发送扫 描讯号;以及 讯号处理装置,系用以产生及供应电位至复数条显 示讯号线, 其中该n个像素电极(n为大于1之整数)是位于同一 列并连结至影像显示元件中的共同显示讯号线,以 及 于该一给定水平扫描周期内,像素电极中最早被写 入电位者,该讯号处理装置建立一时段是比其他依 序被写入电位者所建立的时段为长。8.如申请专 利范围第7项所述之影像显示装置,其中两像素电 极被连结至共同显示讯号线,当电位被写入于像素 电极之一标的像素电极时,于该时段中,电位被写 入于一相对之像素电极,以及 该标的像素电极被写入电位的时段,是比相对之像 素电极被写入电位的时段为长。9.如申请专利范 围第7项所述之影像显示装置,其中三个像素电极 被连结至共同显示讯号线,当电位被写入于该三个 像素电极之其一标的像素电极时,于该时段中,电 位也写入其余之像素电极,以及 该标的像素电极被写入电位的时段,是比其他像素 电极被写入电位的时段为长。10.如申请专利范围 第7项所述之影像显示装置,其中像素电极中最早 被写入电位者的时段,以及其他依序被写入电位的 像素电极的时段,是多次地(severally)被设定,以便达 成各个像素电极之目标电位値。11.一显示讯号供 应装置,用以供应写入电位至一主动式矩阵影像显 示元件,包含: 讯号供应装置,系于一水平扫描周期中,利用分时 法(time division)供应写入电位至一给定显示讯号线, 该写入电位与复数像素有关;以及 写入时间改变装置,系以改变一时段,用以供应写 入电位于复数个像素中至少一个像素。12.如申请 专利范围第11项所述之显示讯号供应装置,其中该 写入时间改变装置,系根据水平扫描周期的一改变 ,以改变时段用以供应该写入电位。13.如申请专利 范围第11项所述之显示讯号供应装置,其中某给定 像素被写入电位的时段是比另一像素被写入电位 的时段为长。14.如申请专利范围第13项所述之显 示讯号供应装置,其中该讯号供应装置优先供应写 入电位至该给定像素。15.一种供应写入电位之方 法,用以供应写入电位至主动式矩阵影像显示元件 ,其步骤包含: 于一水平扫描周期中,根据由外界输入的影像资料 ,产生与复数个像素有关之写入电位;以及 建立一时段用以对复数个像素以外的一给定像素 提供写入电位,而该时段比供应电位至另一像素之 时段为长。16.如申请专利范围第15项所述之供应 写入电位方法,其中系利用分时法,由一共同显示 讯号线,将写入电位供应至复数个像素。17.一种供 应写入电位至主动式矩阵影像显示元件之方法,其 步骤包含: 自外界接收复数个像素有关之影像资料; 根据影像资料,产生复数个像素有关之写入电位; 以及 于一水平扫描周期中,利用分时法,供应写入电位 至复数个像素中, 其中供应写入电位至每一个像素的时段,系根据一 水平扫描周期以动态方式建立之。18.如申请专利 范围第17项所述之方法,其中用以供应写入电位至 每一个像素的时段,是随一水平扫描周期的改变而 多次地(severally)改变。图式简单说明: 图1为根据一第一实施例之一液晶显示装置结构的 方块图; 图2为第一实施例中一X驱动器结构的方块图; 图3为第一实施例中显示元件电路结构的示意图; 图4(a)到4(c)为第一实施例中,视讯资料与控制讯号 自一系统传至显示元件的示意图; 图5为第一实施例中显示元件电路结构的示意图; 图6为解释第一实施例中显示元件运作的示意图; 图7为另一解释第一实施例中显示元件运作的示意 图,为图6的下一状态; 图8为另一解释第一实施例中显示元件运作的示意 图,为图7的下一状态; 图9为写入电位至像素电极A1与B1之写入时段与电 位的关系示意图,此时写入A1与B1的时段相等; 图10为写入电位至像素电极A1与B1之写入时段与电 位的关系示意图,此时写入A1的时段较写入B1的长; 图11为第一实施例的参数暂存器的设定参数表; 图12为分配H Total给像素电极A1与B1的写入时段的示 意图; 图13为一第二实施例中显示模式设定表; 图14为解释显示模式改变造成的问题及其解决方 法的示意图; 图15为第二实施例中时序控制器的方块图; 图16为一第三实施例中显示元件电路结构的示意 图; 图17为解释第三实施例中显示元件运作的示意图; 图18为另一解释第三实施例中显示元件运作的示 意图,为图17的下一状态; 图19为另一解释第三实施例中显示元件运作的示 意图,为图18的下一状态; 图20为写入电位至像素电极A21,B21与C21之写入时段 与电位的关系示意图,此时写入A21,B21与C21的时段 相等; 图21为写入电位至像素电极A21,B21与C21之写入时段 与电位的关系示意图,此时写入A21的时段较写入B21 与C21的长; 图22为解释第三实施例中显示元件另一运作方式 的示意图; 图23为解释第三实施例中显示元件另一运作方式 的另一示意图,为图22的下一状态; 图24为解释第三实施例中显示元件另一运作方式 的另一示意图,为图23的下一状态; 图25为写入电位至像素电极A21,B21与C21之写入时段 与电位的另一关系的示意图,此时写入A21,B21与C21 的时段相等; 图26为写入电位至像素电极A21,B21与C21之写入时段 与电位的另一关系的示意图,此时写入A21与B21的时 段较写入C21的长; 图27为根据一第四实施例的一系统与一液晶显示 装置结构的方块图。 |
