| 主权项 |
1.一种暂存器胞元,包含: 供资料单元之第一输入(10)以写入暂存器胞元; 供非资料单元之第二输入(12)以写入暂存器胞元; 第一储存电路(14)适于耦合至第一输入(10); 第二储存电路(16)适于耦合至第二输入(12)。2.如申 请专利范围第1项之暂存器胞元,其中该第一储存 电路包含相反耦合之反相器(14a,14b)之第一对(14)。 3.如申请专利范围第1项之暂存器胞元,其中该第二 储存电路包含相反耦合之反相器(16a,16b)第二对(16) 。4.如申请专利范围第3项之暂存器胞元,其中该相 反耦合之反相器之第一对适于经第一控制开关(218 a)耦合至输入(10);及 其中该相反偶合之反相器之第二对适于经第二控 制开关(218b)耦合至第二输入(12)。5.如申请专利范 围第3项之暂存器胞元,其中该第一对(14)反相器(14a ,14b)及第二对(16)之反相器(16a,16b)被耦合,使该对之 每一反相器之一输入耦合至该对之另一反相器之 输出。6.如申请专利范围第3项之暂存器胞元,其中 该第一对(14)及第二对(16)无任何耦合至彼此之电 压。7.如申请专利范围第3项之暂存器胞元,其中该 一对反相器(14,16)之链接点(14c,16c)适于耦合至相关 输入(10,12),及反相器之第二连接点耦合至终端单 元(21,22),其实施可启动在第二连接点(14d,16d)之一 逻辑状态,其与对应之第一连接点(14c,16c)之逻辑状 态相反。8.如申请专利范围第1项之暂存器胞元,其 实施可由初始化装置(30)控制以初始第一输入(10) 及第二输入(12)于同一逻辑状态。9.如申请专利范 围第8项之暂存器胞元,其中该初始化装置(30)包含 一预充电装置,及第一输入(10)及第二输入(12)之逻 辑状态由高电压状态代表。10.如申请专利范围第8 项之暂存器胞元,其中该初始化装置(30)包含一放 电装置,及第一输入(10)及第二输入(12)之逻辑状态 由低电压状态代表。11.一种写入暂存器胞元之方 法,该暂存器胞元具有供待写入暂存器胞元之资料 单元之第一输入(10),供待写入暂存器胞元之非资 料单元之第二输入(12),一第一储存电路(14),其适于 耦合至第一输入,及一第二储存电路(16),其适于耦 合至第二输入,包含下列步骤: 初始化第一输入(10)及第二输入(12)为相同状态; 经第一输入(10)写入资料单元至第一储存电路(14); 及 经第二输入(12)写入资料单元至第二储存电路(16) 。12.如申请专利范围第11项之方法,其中该状态为 高电压状态。13.如申请专利范围第11项之方法,其 中该状态为低电压状态。图式简单说明: 第1a图显示一新颖暂存器胞元之方块图。 第1b图显示预充电于其间之写入顺序。 第1c图显示放电于其间之写入顺序。 第2图显示锁存器储存胞元之主要方块图。 第3图显示写入图2之锁存器储存胞元之范例资料 流程时序图。 |
