| 发明名称 | 用多晶硅掩模和化学机械抛光制造不同栅介质厚度的工艺 | ||
| 摘要 | 制作半导体器件的方法包含：制作具有存储器阵列区和逻辑器件区的衬底；在衬底上生长厚的栅介质；在存储器阵列区的厚的栅介质上制作包括第一多晶硅层的栅叠层；在逻辑器件区上的衬底上制作薄的栅介质；在逻辑器件区中制作栅叠层的第二多晶硅层以产生得到的结构，其中第二多晶硅层的厚度至少与存储器阵列区中的栅叠层一样厚；用化学机械抛光(CMP)整平此结构；以及对所述存储器阵列区和逻辑器件区中的栅叠层进行图形化。 | ||
| 申请公布号 | CN1150609C | 申请公布日期 | 2004.05.19 |
| 申请号 | CN00120190.5 | 申请日期 | 2000.07.20 |
| 申请人 | 国际商业机器公司 | 发明人 | 加里·B·布隆尔;杰弗里·P·甘比诺;卡尔·J·拉登斯 |
| 分类号 | H01L21/70 | 主分类号 | H01L21/70 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种制作半导体器件的方法，它包含：制作具有存储器阵列区和逻辑器件区的衬底；在所述衬底上生长厚的栅介质(102)；在存储器阵列区的厚的栅介质(102)上制作包括第一多晶硅层的栅叠层；剥离逻辑器件区中的厚的栅介质(102)；在所述逻辑器件区上的所述衬底上制作厚度小于所述厚的栅介质(102)的薄的栅介质(200)，其中存储器阵列区中的栅叠层的各个层，在制作薄的栅介质(200)的过程中保护厚的栅介质(102)；在所述薄的栅介质(200)上制作第二多晶硅层作为逻辑器件区中的栅叠层，其中第二多晶硅层的厚度至少与存储器阵列区中的栅叠层和厚的栅介质(102)的总厚度一样厚；用化学机械抛光整平此结构；以及对所述存储器阵列区和所述逻辑器件区中的栅叠层进行图形化。 | ||
| 地址 | 美国纽约 | ||