发明名称 电路装置的制造方法
摘要 一种电路装置的制造方法,目前开发了:以具有导电图案的挠性板为支承衬底、在其上安装半导体元件并进行整体模装的半导体装置。这种情况下,会产生不能形成多层配线结构的问题及制造工序中绝缘树脂板的挠曲明显的问题。本发明的电路装置的制造方法中,采用介由第三导电膜13层积薄的第一导电膜11和厚的第二导电膜12构成的层积板10。在通过蚀刻第一导电膜11形成导电配线层11A的工序中,由第三导电膜13使蚀刻停止,从而可控制蚀刻的深度。因此,通过形成薄的第一导电膜11,可使导电配线层11A形成微细图案。
申请公布号 CN1497691A 申请公布日期 2004.05.19
申请号 CN03160334.3 申请日期 2003.09.26
申请人 三洋电机株式会社;关东三洋半导体股份有限公司 发明人 五十岚优助;坂本则明
分类号 H01L21/60;H01L21/28;H01L23/48 主分类号 H01L21/60
代理机构 北京市柳沈律师事务所 代理人 李贵亮;杨梧
主权项 1、一种电路装置的制造方法,其特征在于,包括下述工序:准备介由第三导电膜层积第一导电膜和第二导电膜构成的层积板;通过将所述第一导电膜蚀刻为所希望的图案,形成导电配线层;将所述导电配线层用作掩模除去所述第三导电膜;用绝缘层覆盖通过除去所述第三导电膜而露出的第二导电膜表面部、所述导电配线层及第三导电膜端面;除去所述绝缘层的一部分使所述导电配线层局部露出;将半导体元件固定在所述绝缘层上,将所述半导体元件和所述导电配线层电连接;用密封树脂层覆盖所述半导体元件;除去所述第二导电膜,使所述第三导电膜在背面露出;在所述第三导电膜的所希望部位形成外部电极。
地址 日本大阪府