发明名称 利用单层加工技术的印刷电路的制造
摘要 一种用于形成多层电路结构的连续方法,包括在铜箔的粗糙侧上涂覆和固化膜形成聚合物。任选地而且优选清洁箔的相对侧(光亮侧),用光致抗蚀剂涂覆然后任选但优选干燥该光致抗蚀剂。曝光并显影光致抗蚀剂,以便除去非图象区域而留下图象区域。然后蚀刻所除去的非图象区域下面的箔,以便形成铜图形。任选但优选除去剩余的光致抗蚀剂。然后将箔切为段,然后任选地而且优选冲定位孔。然后任选但优选用粘结增强处理处理铜图形,并将铜图形层压到衬底上,形成多层电路结构。
申请公布号 CN1496670A 申请公布日期 2004.05.12
申请号 CN01820940.8 申请日期 2001.12.11
申请人 奥克-三井有限公司 发明人 J·安德雷萨基斯;D·帕图雷尔
分类号 H05K3/46;H05K3/06 主分类号 H05K3/46
代理机构 中国专利代理(香港)有限公司 代理人 钟守期;郭广迅
主权项 1.一种用于形成多层电路结构的连续方法,包括:(a)铜箔卷退卷,该箔具有光亮表面侧和粗糙表面侧;(b)在箔的粗糙侧上涂覆和固化膜形成聚合物;(c)任选地清洁箔的光亮侧;(d)在箔的光亮侧上涂覆和任选地干燥光致抗蚀剂;(e)成影象地将光致抗蚀剂暴露于光化辐射下,从而形成图象区域和非图象区域;(f)显影光致抗蚀剂,从而除去非图象区域,留下图象区域;(g)腐蚀掉位于除去的光致抗蚀剂的非图象区域下面的箔,从而形成铜图形;(h)任选地除去剩余的光致抗蚀剂;(i)将箔切为段;(j)任选地穿过箔冲定位孔;(k)任选地利用粘接增强处理剂处理铜图形;(l)任选地检查铜图形的缺陷;和(m)将至少一个箔段层压到衬底上;于是形成多层电路结构。
地址 美国纽约州