发明名称 半导体存储器件及其制造方法
摘要 在如闪速存储器件的半导体存储器件中,在由掩埋扩散层形成的导体或布线上形成如氮化钛等具有高耐熔性的金属或金属化合物的导体层以减小其电阻。在本发明中,这种导体层是用少量工艺步骤形成的而没有用光刻工艺。在用每个浮置栅和虚拟栅作掩模,离子注入形成用于源区和漏区的掩埋扩散层之后,在整个衬底表面上淀积氮化钛。然后制造在浮置栅和虚拟栅之间留下的氮化钛层上的氧化膜层。随后使用该留下的氧化膜层作掩模,去掉浮置栅上和虚拟栅上的氮化钛层。
申请公布号 CN1149679C 申请公布日期 2004.05.12
申请号 CN99107230.8 申请日期 1999.05.13
申请人 恩益禧电子股份有限公司 发明人 日高宪一;筑地优
分类号 H01L27/105;H01L27/115;H01L21/8239;H01L21/8247 主分类号 H01L27/105
代理机构 中原信达知识产权代理有限责任公司 代理人 穆德骏;余朦
主权项 1.半导体存储器件,包括:半导体衬底;形成在所述半导体衬底中的元件隔离区;所述元件隔离区之间的有源区;掩埋扩散层,其每个构成至少漏区或源区;浮置栅,其每个通过绝缘膜形成在所述漏区和所述源区之间的沟道区上;形成在所述浮置栅的侧表面上并由绝缘材料构成的侧壁间隔层;形成在所述掩埋扩散层和所述侧壁间隔层上并包括高耐熔金属或金属化合物的第一层,其中所述第一层的顶部的高度比所述浮置栅的上表面的高度低;形成在所述第一层上并由不同于所述第一层的材料构成的第二层;形成在所述第二层上并包括绝缘材料的第三层;形成在所述浮置栅和所述第三层上并包括绝缘材料的第四层;和形成在所述第四层上的控制栅。
地址 日本神奈川