| 主权项 |
1.一种具有新的自我内建测试电路的锁相电路,该锁相电路系由频率相位检测器(PFD)电路、电荷泵浦(CP)电路,电压控制振荡器(VCO)电路、低通滤波器(LPF)电路、除二(1/2)和除N(1/N)所构成的循环(loop)运作路径者;其特征系在于:该低通滤波器(LPF)电路的电容中分别加入开关,由开关决定低通滤波器(LPF)电路中电容的充电或者是放电数量,利用电荷泵浦(CP)电路对低通滤波器(LPF)电路作充电或者是放电动作而产生出类比信号电压,进而控制电压控制振荡器(VCO)电路输入电压,使电压控制振荡器(VCO)电路振荡出相对应的输出频率。2.如申请专利范围第1项所述之具有新的自我内建测试电路的锁相电路,其中系在该频率相位检测器(PFD)电路的输出部份加入了一个2X1的多工器,以便控制频率相位检测器(PFD)电路是在正常模式还是在测试模式,使得在锁相电路进入测试模式时,可以自由控制电荷泵浦(CP)电路是要作充电或者是放电动作。3.如申请专利范围第1项所述之具有新的自我内建测试电路的锁相电路,其中系在该锁相电路中加入测试电路,此测试电路可用Verilog Code来撰写,利用电路合成的方法将Verilog Code转成数位电路即可,使锁相电路进入正常模式时,锁相电路是正常工作,若是进入测试模式时,则要自己产生测试样本来分别控制频率相位检测器(PFD)电路以及低通滤波器(LPF)电路,藉以从锁相电路的输出端观测到锁相电路的测试値。图式简单说明:第一图:系一般锁相电路架构图。第二图:系本发明之锁相电路方块图。第三图:系本发明之锁相电路中实际电容结构图。第四图:系本发明在LPF电路的电容再加上开关电路图。第五图:系本发明修改PFD电路图。第六图:系本发明具有DFT电路特性的锁相电路图。第七图:系本发明测试时序图。第八图:系本发明测试时序模拟结果图。 |
