| 主权项 |
1.一种复合式记忆体模组,系包括:一母板,具有至少一设有数个记忆体之第一安装表面,该第一安装表面分别于各该记忆体之两侧设有多数个接触对应之该记忆体之第一导电垫用以提供该等记忆体与该母板之间的电性连接;及至少一基板,系叠合在该母板之至少一第一安装表面上,该至少一基板对应该母板之该等记忆体之位置设有数个可容置该等记忆体于其中之容置部,且该至少一基板具有两相对第二安装表面,该两第二安装表面分别于对应该等容置部之两侧设有多数个第二导电垫,而于与该母板之至少一第一安装表面接触第二安装表面上之多数个第二导电垫系分别接触各该对应之第一导电垫,而于另一未与该母板之第一安装表面相接之第二安装表面之该等第二导电垫系与该表面上对应该等容置部之位置组设的多数个记忆体对应接触且分别与于和该母板接触之第二安装表面上的对应之第二导电垫位置相对,在未与该母板接触之该第二安装表面上的各该第二导电垫之未与该记忆体连接之端设有一贯穿该至少一基板且连接于与该母板接触之该第二安装表面上相对之第二导电垫的贯孔,各该贯孔之孔壁系具有导体,以使该至少一基板经该等第二导电垫及该等贯孔与该母板电性连接。2.如申请专利范围第1项所述之复合式记忆体模组,其中各该容置部系一挖空部。3.如申请专利范围第2项所述之复合式记忆体模组,其中该至少一基板之厚度系配合该等记忆体凸出该母板之表面的高度,致使该等记忆体之顶面系与该至少一基板之未与该母板之至少一安装表面接触之第二安装表面在同一平面。4.如申请专利范围第1项所述之复合式记忆体模组,其中该至少一基板之未与该母板之至少一安装表面相接之第二安装表面上系叠合至少一基板。5.如申请专利范围第1项所述之复合式记忆体模组,其中该至少一基板系一其之面积与该母板大致相等的板体。6.如申请专利范围第1项所述之复合式记忆体模组,其中该至少一基板系包括复数个分别可与该母板电性连接且其之面积小于该母板之板体,各该板体设有至少一记忆体。图式简单说明:第一图系一般记忆体模组之立体示意图。第二图系本创作较佳实施例之立体分解图。第三图系本创作较佳实施例之立体组合图。第四图系本创作较佳实施例之局部剖视图。第五图系本创作另一较佳实施例之局部剖视图。第六图系本创作再一较佳实施例之立体分解图。 |
