| 主权项 |
1.一种互补式金氧半导体薄膜电晶体(CMOS TFT)元件之制造方法,包括下列步骤:(a)提供一基底,该基底具有一n型金氧半导体(NMOS)区与一p型金氧半导体(PMOS)区,其中该NMOS区更包含一第一掺杂区、一轻掺杂区与一第一闸极区,而该PMOS区更包含一第二掺杂区与一第二闸极区;(b)进行使用一第一光罩之一第一图案化制程,形成一第一半导体岛与一第二半导体岛于部分该基底上,其中该第一半导体岛位于该NMOS区中,而该第二半导体岛位于该PMOS区中;(c)进行使用一第二光罩之一第二图案化制程,并使部分该第一半导体岛与/或该第二半导体岛露出;(d)植入掺质于露出的该第一半导体岛与/或该第二半导体岛中,用以调整起始电压値;(e)形成一绝缘层于该第一半导体岛、该第二半导体岛与该基底上;(f)形成一导电层于该绝缘层上;(g)进行使用一第三光罩之一第三图案化制程,去除部分该导电层而定义出一第一闸极与一第二闸极,其中该第一闸极位于该第一闸极区,该第二闸极位于该第二闸极区;(h)以该等第一、第二闸极为罩幕,进行一n型离子之轻掺杂离子植入制程,形成一轻掺杂汲极区于位在该轻掺杂区之该第一半导体岛中;(i)进行使用一第四光罩之一第四图案化制程,露出该PMOS区;(j)以该第二闸极为罩幕,进行一p型离子之重掺杂离子植入制程,形成一第二源/汲极区于位在该第二掺杂区之该第二半导体岛中;(k)形成一钝化层于该绝缘层与该等第一、第二闸极上;(l)进行使用一第五光罩之一第五图案化制程,形成一第一接触窗、一第二接触窗、一第三接触窗与一第四接触窗穿越该钝化层与该绝缘层,其中该等第一接触窗与第二接触窗系对应该第一掺杂区,而该等第三接触窗与第四接触窗系位在第二源/汲极区上;以及(m)经由该等第一、二、三及四接触窗,进行一n型离子之重掺杂离子植入制程,形成一第一源/汲极区于位在该第一掺杂区之该第一半导体岛中,其中前述p型离子之重掺杂离子剂量大于该n型离子之重掺杂离子剂量。2.一种互补式金氧半导体薄膜电晶体(CMOS TFT)元件之制造方法,包括下列步骤:(a)提供一基底,该基底具有一n型金氧半导体(NMOS)区与一p型金氧半导体(PMOS)区,其中该NMOS区更包含一第一掺杂区、一轻掺杂区与一第一闸极区,而该PMOS区更包含一第二掺杂区与一第二闸极区;(b)进行使用一第一光罩之一第一图案化制程,形成一第一半导体岛与一第二半导体岛于部分该基底上,其中该第一半导体岛位于该NMOS区中,而该第二半导体岛位于该PMOS区中;(c)进行使用一第二光罩之一第二图案化制程,形成一第一能量感应层于部分该第一半导体岛与/或该第二半导体岛上;(d)以该第一能量感应层为罩幕,植入掺质于部分该第一半导体岛与/或该第二半导体岛中,用以调整起始电压値;(e)去除该第一能量感应层;(f)形成一绝缘层于该第一半导体岛、该第二半导体岛与该基底上;(g)形成一导电层于该绝缘层上;(h)进行使用一第三光罩之一第三图案化制程,去除部分该导电层而定义出一第一闸极与一第二闸极,其中该第一闸极位于该第一闸极区,该第二闸极位于该第二闸极区;(i)以该等第一、第二闸极为罩幕,进行一n型离子之轻掺杂离子植入制程,形成一轻掺杂汲极区于位在该轻掺杂区之该第一半导体岛中;(j)进行使用一第四光罩之一第四图案化制程,形成一第二能量感应层覆盖该NMOS区;(k)以该第二闸极为罩幕,进行一p型离子之重掺杂离子植入制程,形成一第二源/汲极区于位在该第二掺杂区之该第二半导体岛中;(l)去除该第二能量感应层;(m)形成一钝化层于该绝缘层与该等第一、第二闸极上;(n)进行使用一第五光罩之一第五图案化制程,形成一第一接触窗、一第二接触窗、一第三接触窗与一第四接触窗穿越该钝化层与该绝缘层,其中该等第一接触窗与第二接触窗系对应该第一掺杂区,而该等第三接触窗与第四接触窗系位在第二源/汲极区上;以及(o)经由该等第一、二、三及四接触窗,进行一n型离子之重掺杂离子植入制程,形成一第一源/汲极于位在该第一掺杂区之该第一半导体岛中,其中前述p型离子之重掺杂离子剂量大于该n型离子之重掺杂离子剂量。3.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,更包括下列步骤:(p)填入导电材料于该等接触窗中,而形成一第一插塞、一第二插塞、一第三插塞与一第四插塞,其中该等第一、第二插塞系电性连接该第一源/汲极区,而该等第二、第三插塞系电性连接该第二源/汲极区。4.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,更包括形成一缓冲层于该基底上。5.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该缓冲层包含一氮化矽(SiNx)层与一氧化矽(SiOx)层。6.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该等第一、第二半导体岛包含矽。7.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该绝缘层包含一氮化矽(SiNx)层与一氧化矽(SiOx)层。8.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该导电层包含金属。9.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该p型离子之重掺杂离子剂量系该n型离子之重掺杂离子剂量的十倍以上。10.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该钝化层包含氮化矽(SiNx)或氧化矽(SiOx)。11.如申请专利范围第3项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该导电材料包含金属。12.如申请专利范围第2项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该等第一、第二能量感应层系光阻层。13.一种互补式金氧半导体薄膜电晶体(CMOS TFT)元件之制造方法,包括下列步骤:(a)提供一玻璃基底,该基底具有一n型金氧半导体(NMOS)区与一p型金氧半导体(PMOS)区,其中该NMOS区更包含一第一掺杂区、一轻掺杂区与一第一闸极区,而该PMOS区更包含一第二掺杂区与一第二闸极区;(b)进行使用一第一光罩之一第一图案化制程(patterning process),形成一第一半导体岛与一第二半导体岛于部分该基底上,其中该第一半导体岛位于该NMOS区中,而该第二半导体岛位于该PMOS区中;(c)进行使用一第二光罩之一第二图案化制程,并使部分该第一半导体岛与/或该第二半导体岛露出;(d)植入掺质于露出的该第一半导体岛与/或该第二半导体岛中,用以调整起始电压値;(e)形成一闸极绝缘层于该第一半导体岛、该第二半导体岛与该基底上;(f)形成一导电层于该闸极绝缘层上;(g)进行使用一第三光罩之一第三图案化制程,去除部分该导电层而定义出一第一闸极与一第二闸极,其中该第一闸极位于该第一闸极区,该第二闸极位于该第二闸极区;(h)以该等第一、第二闸极为罩幕,进行一n型离子之轻掺杂离子植入制程,形成一轻掺杂汲极区于位在该轻掺杂区之该第一半导体岛中;(i)进行使用一第四光罩之一第四图案化制程,露出该PMOS区;(j)以该第二闸极为罩幕,进行一p型离子之重掺杂离子植入制程,形成一第二源/汲极区于位在该第二掺杂区之该第二半导体岛中;(k)形成一钝化层于该闸极绝缘层与该等第一、第二闸极上;(l)进行使用一第五光罩之一第五图案化制程,形成一第一接触窗、一第二接触窗、一第三接触窗与一第四接触窗穿越该钝化层与该闸极绝缘层,其中该等第一接触窗与第二接触窗系对应该第一掺杂区,而该等第三接触窗与第四接触窗系位在第二源/汲极区上;以及(m)经由该等第一、二、三及四接触窗,进行一n型离子之重掺杂离子植入制程,形成一第一源/汲极于位在该第一掺杂区之该第一半导体岛中,其中前述p型离子之重掺杂离子剂量大于该n型离子之重掺杂离子剂量。14.如申请专利范围第13项所述之互补式金氧半导体薄膜电晶体元件之制造方法,更包括下列步骤:(n)填入导电材料于该等接触窗中,而形成一第一插塞、一第二插塞、一第三插塞与一第四插塞,其中该等第一、第二插塞系电性连接该第一源/汲极区,而该等第二、第三插塞系电性连接该第二源/汲极区。15.如申请专利范围第13项所述之互补式金氧半导体薄膜电晶体元件之制造方法,更包括形成一缓冲层于该基底上。16.如申请专利范围第13项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该缓冲层包含一氮化矽(SiNx)层与一氧化矽(SiOx)层。17.如申请专利范围第13项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该闸极绝缘层包含一氮化矽(SiNx)层与一氧化矽(SiOx)层。18.如申请专利范围第13项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该导电层包含金属。19.如申请专利范围第13项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该p型离子之重掺杂离子剂量系该n型离子之重掺杂离子剂量的十倍以上。20.如申请专利范围第13项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该钝化层包含氮化矽(SiNx)或氧化矽(SiOx)。21.如申请专利范围第14项所述之互补式金氧半导体薄膜电晶体元件之制造方法,其中该导电材料包含金属。图式简单说明:第1A~1F图系显示习知CMOS TFT的制程剖面图;以及第2~10图系显示本发明之CMOS TFT的制程剖面图。 |
