发明名称 Mute circuit
摘要 To provide a mute circuit capable of reducing or eliminating noises generated in accordance with an offset voltage under a mute operation. The present invention comprises a summing amplifier, switch, and mute signal generating circuit.
申请公布号 US6734746(B1) 申请公布日期 2004.05.11
申请号 US20030334908 申请日期 2003.01.02
申请人 ASAHI KASEI MICROSYSTEMS CO., LTD. 发明人 NOGI AKIHIKO
分类号 H03F1/00;H03F3/181;H03F3/45;H03G3/34;(IPC1-7):H03B9/02;H03F1/02;H03F1/14 主分类号 H03F1/00
代理机构 代理人
主权项
地址