非数据存取时低耗电的半导体存储装置

摘要

本发明旨在提供一种能够降低等待期间与刷新期间的电力消耗的半导体存储装置，该装置中设有：多个存储单元；响应字线的激活，与在多个存储单元中一个选择的单元电连接的第一数据线/BLM；相对于第一数据线/BLM分级设置的第二数据线IOR；设置在第一数据线/BLM和第二数据线IOR之间的、在读出数据时用基于第一数据线电压的驱动力，将第二数据线IOR驱动到固定电压GND的读出电路RG；按照预充电/均衡指示，向第二数据线提供预定电压Vcc的电压供给控制电路30。该电压供应控制电路30中包含，在数据读出期间以外的预定期间，将第二数据线与预定电压断开的电压供给停止电路30c、30d。

主权项

1.一种半导体存储装置，其中设有：多个存储单元，响应字线的激活，与在所述多个存储单元中被选择的一个存储单元电连接的第一数据线，相对于所述第一数据线分级设置的第二数据线，设置在所述第一数据线和所述第二数据线之间的、在数据读出时用基于所述第一数据线电压的驱动力将所述第二数据线驱动到固定电压的读出电路，以及按照预充电/均衡指示，向所述第二数据线供给预定电压的电压供给控制电路；所述电压供给控制电路中包含，在所述数据读出时以外的预定期间，将所述第二数据线与所述预定电压断开的电压供给停止电路。