逻辑电路之设计方法及CAD(电脑补助设计)程式

摘要

〔课题〕便宜提供一种抑制为了达成目标规格之电路面积、动作速度、消耗电力等用的逻辑设计期间之增加，可在短期间设计所期望之性能的逻辑电路的逻辑电路之设计方法及CAD程式。〔解决手段〕藉由提供：在只确认合成高性能逻辑合成CAD程式结果之电路特性时，可以免费使用，在满意电路特性结果，而想要使用闸阶层逻辑电路时，才徵收费用之方法，实现了设计之短期化和低成本化。〔效果〕在以暂存器传输阶层或动作阶层之逻辑电路为输入，以合成闸阶层逻辑电路之设计局势中，可以短期间便宜地获得所期望之电路特性。