| 主权项 |
1.一种降低一半导体晶片之漏电流的方法,该半导体晶片包含有一矽基底,至少一主动区域设于该矽基底之一区域内,以及一场氧化层(FOX)设于该矽基底表面,且该场氧化层包含有一鸟嘴(bird's beak)结构环绕该主动区域外围,该方法包含有下列步骤:于该主动区域内之矽基底上形成一掺杂区;于该半导体晶片上全面沈积一介电层;进行一黄光制程,利用一自行对准矽化物区块(SAB)光罩来定义一自行对准矽化物层之预定区域;进行一乾蚀刻制程,将该介电层蚀刻至一预定高度进行一湿蚀刻(wet etching)制程,以完全去除该介电层;以及进行一自行对准金属矽化物(salicide)制程,于该自行对准矽化物层之预定区域表面形成一自行对准矽化物层;其中该湿蚀刻制程可避免该鸟嘴结构与邻近该鸟嘴结构之矽基底受到非等向性物理性冲击,以防止该自行对准矽化物层于该鸟嘴结构之邻近处产生凹陷,进而降低该掺杂区之漏电流。2.如申请专利范围第1项之方法,其中该乾蚀刻制程系通入一四氟化碳(CF4)气体,一三氟甲烷(CHF3)气体以及一氩气(Ar)气体。3.如申请专利范围第2项之方法,其中该乾蚀刻制程通入该四氟化碳气体之流量系介于35-45sccm之间,该三氟甲烷气体之流量系介于25-35sccm之间,以及该氩气气体之流量系介于800-1000sccm之间。4.如申请专利范围第1项之方法,其中该掺杂区系为一P型掺杂区,而该湿蚀刻制程可避免该自行对准矽化物层过于靠近该P型掺杂区之侧边边缘而引起漏电流。5.如申请专利范围第4项之方法,其中该半导体晶片另包含有一N型井(N-well)设于该P型该掺杂区下方之矽基底内。6.如申请专利范围第1项之方法,其中该介电层为一氧化矽层。7.如申请专利范围第1项之方法,其中该湿蚀刻制程系利用一氢氟酸(Hydrofluoric acid)溶液来进行蚀刻。8.如申请专利范围第1项之方法,其中该湿蚀刻制程系利用一氟酸水(diluted Hydrofluoric acid,DHF)溶液来进行蚀刻。9.如申请专利范围第6项之方法,其中该氧化矽层系利用一低压化学气相沈积制程通入四乙氧基矽烷(TEOS)所形成。10.如申请专利范围第6项之方法,其中该氧化矽层的厚度约为500埃()。图式简单说明:图一至图三为习知自行对准矽化物制程的示意图。。图四至图六为本发明降低半导体晶片漏电流之方法的制程示意图。图七为本发明自行对准矽化物制程与习知自行对准矽化物制程的漏电流比较图。图八为本发明方法之第三实施例的制程示意图。 |
