| 主权项 |
1.一种提供电子装置输入/输出垫冶金结构之方法,该电子装置包含一基板以及在该基板上之第一及第二输入/输出垫,该基板包含半导体区,该方法包含:提供第一及第二冶金结构分别在该第一及第二输入/输出垫上,该第一及第二冶金结构包含适于接受焊料及打线接合之共用冶金结构。2.根据申请专利范围第1项之方法,其中该第一及第二冶金结构包含一金层(gold layer),该金层在该第一及第二冶金结构之一表面上,且该表面系在该输入/输出垫之对面。3.根据申请专利范围第1项之方法/其中提供该冶金结构包含:提供凸块下冶金层分别在输入/输出垫上;提供障壁层在该凸块下冶金层上;及提供钝化层在该障壁层上。4.根据申请专利范围第3项之方法,其中提供该凸块下冶金层包含:提供黏着层分别在输入/输出垫上;及提供导电层在该黏着层上。5.根据申请专利范围第3项之方法,其中提供该凸块下冶金层包含在该基板及该第一及第二输入/输出垫上提供一连续凸块下冶金层。6.根据申请专利范围第5项之方法,其中提供该障壁层包含在该凸块下冶金层上选择性电镀该障壁层,及提供该钝化层包含在该障壁层上选择性电镀该钝化层。7.根据申请专利范围第6项之方法,其中提供该钝化层接着系:去除未被障壁层及钝化层覆盖之部分连续凸块下冶金层。8.根据申请专利范围第4项之方法,其中该黏着层包含钛层,及该导电层包含铜层。9.根据申请专利范围第3项之方法,其中该障壁层包含镍层。10.根据申请专利范围第9项之方法,其中该障壁层具有介于0.5微米至2.0微米范围之厚度。11.如申请专利第3项之方法,其中该钝化层包含金层。12.如申请专利第11项之方法,其中该金层具有介于0.05微米至2.0微米范围之厚度。13.根据申请专利范围第1项之方法,尚包含:提供一焊料结构在该基板对面之第一冶金结构上;及保持该第二冶金结构没有焊料。14.根据申请专利范围第13项之方法,尚包含:接合一打线至该第二冶金结构。15.根据申请专利范围第13项之方法,尚包含:经由该焊料结构接合一第二基板至该第一基板。16.根据申请专利范围第1项之方法,其中在该电子装置尚包含一保护绝缘层,该保护绝缘层系在该基板及部分之第一及第二输入/输出垫上,如此部分之输入/输出垫系藉由该保护绝缘层而曝露。17.一种提供电子装置输入/输出垫冶金结构之方法,该电子装置包含一基板以及在该基板上之输入/输出垫,该方法包含:提供一凸块下冶金层在该输入/输出垫上;提供一障壁层在该凸块下冶金层上;及提供一钝化层在该障壁层上。18.根据申请专利范围第17项之方法,其中提供该凸块下冶金层包含:提供一黏着层在该输入/输出垫上;及提供一导电层在该黏着层上。19.根据申请专利范围第18项之方法,其中提供该黏着层包含提供钛层,及提供该导电层包含提供铜层。20.根据申请专利范围第17项之方法,其中该障壁层包含镍层。21.根据申请专利范围第20项之方法,其中该障壁层具有介于0.5微米至2.0微米范围之厚度。22.根据申请专利范围第17项之方法,其中该钝化层包含一金层。23.根据申请专利范围第22项之方法,其中该金层具有介于0.05微米至2.0微米范围之厚度。24.根据申请专利范围第17项之方法,尚包含:提供一焊料结构在该冶金结构上。25.根据申请专利范围第24项之方法,其中该电子装置包含在基板上之第二输入/输出垫,该方法尚包含:提供一第二凸块下冶金层在该第二输入/输出垫上;提供一第二障壁层在该第二凸块下冶金层上;及提供一第二钝化层在该第二障壁层上;及接合一打线至该第二钝化层。26.根据申请专利范围第24项之方法,尚包含:经由该焊料结构接合第二基板至该第一基板。27.根据申请专利范围第17项之方法,尚包含:保护绝缘层,该保护绝缘层系在该基板及部分之第一及第二输入/输出垫上,如此部分之输入/输出垫系藉由该保护绝缘层而曝露。28.根据申请专利范围第17项之方法,其中该钝化层系适于接受焊料及打线接合。29.一种电子装置,包含:一基板,包含半导体区;第一及第二输入/输出垫在该基板上;第一及第二冶金结构,分别在该第一及第二输入/输出垫上,该第一及第二冶金结构具有共用冶金结构,适于接受焊料及打线接合。30.根据申请专利范围第29项之电子装置,其中该第一及第二冶金结构各包含一金层,该金层在该第一及第二冶金结构之一表面上,且该表面在该输入/输出垫之对面。31.根据申请专利范围第29项之电子装置,其中该共用冶金结构各包含:一凸块下冶金层分别在该输入/输出垫上;一障壁层在该凸块下冶金层上;及一钝化层在该障壁层上。32.根据申请专利范围第31项之电子装置,其中该凸块下冶金层包含一黏着层在该输入/输出垫上,及一导电层在该黏着层上。33.根据申请专利范围第32项之电子装置,其中该黏着层包含钛层,而该导电层包含铜层。34.根据申请专利范围第31项之电子装置,其中该障壁层包含一镍层。35.根据申请专利范围第34项之电子装置,其中该障壁层具有介于0.5微米至2.0微米范围之厚度。36.根据申请专利范围第31项之电子装置,其中该钝化层包含一金层。37.根据申请专利范围第36项之电子装置,其中该金层具有介于0.05微米至2.0微米范围之厚度。38.根据申请专利范围第29项之电子装置,尚包含一焊料结构在该基板对面之第一冶金结构上,且该第二冶金结构没有焊料。39.根据申请专利范围第38项之电子装置,尚包含一打线,接合至该第二冶金结构。40.根据申请专利范围第38项之电子装置,尚包含一第二基板,接合至该第一冶金结构对面之焊料结构。41.根据申请专利范围第29项之电子装置,尚包含一保护绝缘层,该保护绝缘层系在该基板及部分之第一及第二输入/输出垫上,如此部分之输入/输出垫系藉由该保护绝缘层而曝露。42.一种电子装置,包含:一基板;一输入/输出垫在该基板上;一冶金结构在该输入/输出垫上,该冶金结构包含:一凸块下冶金层在该输入/输出垫上;一障壁层在该凸块下冶金层上;及一钝化层在该障壁层上。43.根据申请专利范围第42项之电子装置,其中该凸块下冶金层包含一黏着层在该输入/输出垫上,及一导电层在该黏着层上。44.根据申请专利范围第43项之电子装置,其中该黏着层包含钛层,而该导电层包含一铜层。45.根据申请专利范围第42项之电子装置,其中该障壁层包含镍层。46.根据申请专利范围第45项之电子装置,其中该障壁层具有介于0.5微米至2.0微米范围之厚度。47.根据申请专利范围第42项之电子装置,其中该钝化层包含一金层。48.根据申请专利范围第47项之电子装置,其中该金层具有介于0.05微米至2.0微米范围之厚度。49.根据申请专利范围第42项之电子装置,尚包含:一焊料结构在该基板对面之冶金结构上。50.根据申请专利范围第49项之电子装置,尚包含:一第二输入/输出垫在该基板上;一第二冶金结构在该第二输入/输出垫上,该第二冶金结构包含:一第二凸块下冶金层在该输入/输出垫上;一第二障壁层在该凸块下冶金层上;及一第二钝化层在该障壁层上;及一打线,接合在该第二冶金结构上。51.根据申请专利范围第49项之电子装置,尚包含:一第二基板,该第二基板接合至该冶金结构对面之焊料凸块。52.根据申请专利范围第42项之电子装置,尚包含:一保护绝缘层,该保护绝缘层系在该基板及部分之第一及第二输入/输出垫上,如此部分之输入/输出垫系藉由该保护绝缘层而曝露。53.根据申请专利范围第42项之电子装置,其中该钝化层系适于接受焊料及打线接合。54.一种电子装置,包含:一基板;一输入/输出垫在该基板上;一接合结构在该输入/输出垫上,该接合结构包含:一障壁层在该输入/输出垫上,该障壁层包含镍;及一焊料结构在该障壁层上。55.根据申请专利范围第54项之电子装置,尚包含一凸块下冶金层,在该镍障壁层及该输入/输出垫之间。56.根据申请专利范围第55项之电子装置,其中该凸块下冶金层包含一黏着层在该输入/输出垫上,及一导电层在该黏着层上。57.根据申请专利范围第56项之电子装置,其中该黏着层包含一钛层,而该导电层包含一铜层。58.根据申请专利范围第54项之电子装置,其中该障壁层包含一镍层,该镍层不含铅,及一合金层,该合金层在该不含铅之镍层及该焊料结构之间,该合金层包含镍及铅。59.根据申请专利范围第54项之电子装置,尚包含:一第二输入/输出垫在该基板上;一第二接合结构在该第二输入/输出垫上,该第二接合结构包含:一第二障壁层在该输入/输出垫上,该第二障壁层包含镍;及一金层在该包含镍之障壁层上;及一打线接合至该第二接合结构。60.根据申请专利范围第54项之电子装置,尚包含:一第二基板,接合至该焊料结构。61.根据申请专利范围第54项之电子装置,尚包含:一保护绝缘层,该保护绝缘层系在该基板及部分之第一及第二输入/输出垫上,如此部分之输入/输出垫系藉由该保护绝缘层而曝露。62.一种提供电子装置输入/输出垫接合结构之方法,该电子装置包含一基板以及在该基板上之第一及第二输入/输出垫,该方法包含:提供第一及第二障壁层分别在该第一及第二输入/输出垫上,其中该第一及第二障壁层各包含镍;提供第一及第二钝化层分别在该第一及第二障壁层上;及提供一焊料结构在该第一钝化层上,且保持该第二钝化层没有焊料。63.根据申请专利范围第62项之方法,尚包含:在该第一及第二障壁层及该第一及第二输入/输出垫之间提供一第一及第二凸块下冶金层。64.根据申请专利范围第62项之方法,尚包含:回流该焊料结构以使该第一钝化层扩散进入该焊料结构。65.根据申请专利范围第64项之方法,其中在回流该焊料结构时,铅从该焊料结构扩散进入部分之第一障壁层。66.根据申请专利范围第62项之方法,尚包含:接合一打线至该第二钝化层。67.根据申请专利范围第62项之方法,其中该钝化层包含金层。68.根据申请专利范围第62项之方法,尚包含:经由该焊料结构接合一第二基板至该第一基板。图式简单说明:图1A至1C系本发明具体实施例之剖示图,说明形成输入/输出垫之冶金结构的中间操作;图2A至2C系本发明具体实施例之剖示图,说明接合第二基板之中间操作及结构;图3A至3B系本发明具体实施例之剖示图,说明接合第二基板之替代中间操作及结构;图4系本发明之包含冶金结构基板之俯视图;图5系欲接合至图4中基板之"覆晶"之俯视图;及图6系图5之"覆晶"接合于图4之基板之俯视图。 |
