| 主权项 |
1.一种半导体装置,其特征在于包含:第1导电体,其设置于半导体基板之内部或半导体基板之表面上;绝缘层,其设置于前述半导体基板之表面上或第1导电体之表面上;接触洞,其贯通前述绝缘层到达前述第1导电体;第2导电体,其充填于前述接触洞之内部,并电性连接前述第1导电体;与配线,其于前述绝缘层之表面区域之中,通过设置前述接触洞之接触区域而延长存在,且于前述接触区域内,至少一方之侧边连接前述第2导电体。2.如申请专利范围第1项之半导体装置,其中于前述接触区域内,前述配线之两侧边连接前述第2导电体。3.如申请专利范围第1项之半导体装置,其中前述接触洞之直径较前述配线之两侧边间之距离宽。4.如申请专利范围第1项之半导体装置,其中于前述接触区域之外部之前述绝缘层之表面区域,前述配线之两侧边连接前述绝缘层。5.如申请专利范围第1项之半导体装置,其中于前述绝缘层之表面区域,复数之前述配线系几乎平行的延长存在,前述接触区域系于前述绝缘层之表面区域,对前述配线延长存在之方向,几乎正交之方向,与其它之接触区域相邻。6.如申请专利范围第1项之半导体装置,其中于前述绝缘层之表面区域,复数之前述配线系几乎平行的延长存在,前述接触区域系于前述绝缘层之表面区域,对前述配线延长存在之方向,几乎正交之方向,与通通该接触区域之前述配线以外之配线相邻。7.如申请专利范围第1至6项中任一项之半导体装置,其中前述第2导电体系包含掺杂多晶矽,前述绝缘层系包含矽氧化材料,前述配线系包含金属材料。8.一种半导体装置之制造方法,其特征在于包含:于半导体基板之内部或半导体基板之表面上形成第1导电体之步骤;于前述半导体基板之表面上或第1导电体之表面上形成绝缘层之步骤;藉由蚀刻前述绝缘层,形成到达前述第1导电体之接触洞之步骤;于前述接触洞内堆叠第2导电体之步骤;配线沟形成步骤,该配线沟系通通前述绝缘层之表面区域中设置有前述接触洞之接触区域,且形成于前述接触区域内之前述第2导电体内;与第3导电体充填步骤,其于前述配线沟充填第3导电体。9.如申请专利范围第8项之半导体装置之制造方法,其中另包含如下步骤:于前述第3导电体充填步骤前,于前述配线沟之内壁之中,在蚀刻液中曝露包含前述接触区域内部之前述第2导电体之侧壁与包含前述接触区域外部之前述绝缘层之侧壁。10.如申请专利范围第9项之半导体装置之制造方法,其中前述第2导电体系包含掺杂多晶矽,前述绝缘层系包含矽氧化材料,前述配线系包含金属材料。图式简单说明:图1(A)-(B)系为部分的扩大有关本发明之实施之形态之半导体装置之平面图。图2系为沿图1(A)所示之半导体装置100之Y-Y线之剖面图。图3(A)-(C)系为以工序顺序表示半导体装置100之制造方法之流程图。图4(A)-(C)系为以工序顺序表示延续图3之半导体装置100之制造方法之流程图。图5(A)-(C)系为以工序顺序表示延续图4之半导体装置100之制造方法之流程图。图6(A)-(C)系为以工序顺序表示延续图5之半导体装置100之制造方法之流程图。图7(A)-(B)系为使用过去之双大马士革,扩大所形成之DRAM产品及NAND产品之位元配线之一部分之平面图。图8系为沿图7(A)所示之半导体装置之X-X线之剖面图。图9(A)-(E)系为以工序顺序表示过去之半导体装置之制造方法之流程图。图10(A)-(E)系为以工序顺序表示延续图9之半导体装置之制造方法之流程图。 |
