| 主权项 |
1.一种半导体积体电路,其包含:一组被供应第一电位之第一电源供应线;一组逻辑电路区块,其包含具有一第一临限电压之一第一电晶体及多数个第一电源供应端点;一组第一漏电流截止电路,其被提供在第一电源供应线以及逻辑电路区块之间,并且包含具有第二临限电压之一第二电晶体,该第二临限电压较高于该第一临限电压,该第一漏电流截止电路电气连接或切断该第一电源供应线及该等多数个第一电源供应端点;以及一组第一延迟控制电路,其当逻辑电路区块被引动时,控制该第一漏电流截止电路以便以预定时间延迟而依序地连接该第一电源供应线及各该多数个第一电源供应端点。2.依据申请专利范围第1项之半导体积体电路,其中该第一漏电流截止电路包含多数个被提供在该第一电源供应线及该多数个第一电源供应端点之间且由第二电晶体所构成之第一漏电流截止电晶体,并且当逻辑电路区块被引动时,该第一延迟控制电路以预定时间延迟而导通各该多数个第一漏电流截止电晶体。3.依据申请专利范围第2项之半导体积体电路,其中该第一延迟控制电路包含一组第一延迟缓冲器串列,其中该等多数个延迟缓冲器被串连并且控制逻辑电路区块之电源的导通及切断状态之第一电力控制信号被供应至其一末端,该第一延迟缓冲器串列之连接节点被连接到该多数个漏电流截止电晶体之闸极,并且当该第一电力控制信号之位准改变时,各该第一漏电流截止电晶体则反应于该第一延迟缓冲器串列之连接节点的位准改变而以对应于该延迟缓冲器之时间延迟以导通或切断。4.依据申请专利范围第2项之半导体积体电路,其中该第一延迟控制电路包含一组琼生(Johnson)计数器电路,该琼生计数器电路是由多数个正反器电路所构成并且用以控制供应至逻辑电路区块之电源的导通以及切断状态之第一电力控制信号被供应至其时脉输入;该等多数个正反器电路之输出被连接到该等多数个漏电流截止电晶体之闸极;并且当具有多数个脉波之脉波串列信号被输入作为第一电力控制信号时,各该等第一漏电流截止电晶体则反应于该等多数个正反器电路之输出的位准改变而以对应于该等脉波串列信号之周期时间延迟而导通或切断。5.依据申请专利范围第3项之半导体积体电路,其更进一步地包含:一组电力控制电路,其当逻辑电路区块被引动时,产生第一电力控制信号。6.依据申请专利范围第4项之半导体积体电路,其更进一步地包含:一组电力控制电路,其当逻辑电路区块被引动时,产生第一电力控制信号。7.依据申请专利范围第2项之半导体积体电路,其中该第一电源供应线之第一电位是电源供应电压电位,并且该第一漏电流截止电晶体是一组PMOS电晶体。8.依据申请专利范围第2项之半导体积体电路,其中该第一电源供应线之第一电位是接地电位,并且该第一漏电流截止电晶体为一组NMOS电晶体。9.依据申请专利范围第1项之半导体积体电路,其中该逻辑电路区块更进一步地包含一组具有第三临限电压之第三电晶体以及多数个第二电源供应端点,并且该半导体积体电路更进一步地包含:一组第二电源供应线,其中不同于第一电位之第二电位被供应至该处;一组第二漏电流截止电路,其被提供在第二电源供应线以及逻辑电路区块之间并且包含具有较高于第三临限电压之第四临限电压之第四电晶体,该第二漏电流截止电路电气地连接或切断该第二电源供应线以及该等多数个第二电源供应端点;以及一组第二延迟控制电路,其当逻辑电路区块被引动时,控制该第二漏电流截止电晶体以便以预定时间延迟而依序地连接该第二电源供应线以及各该等多数个第二电源供应端点。10.依据申请专利范围第9项之半导体积体电路,其中该第二漏电流截止电路包含多数个第二漏电流截止电晶体,其被提供在该第二电源供应线以及该等多数个第二电源供应端点之间并且是由第四电晶体所构成;并且当该逻辑电路区块被引动时,该第二延迟控制电路以一预定时间延迟而导通各该多数个第二漏电流截止电晶体。11.依据申请专利范围第10项之半导体积体电路,其中该第二延迟控制电路包含一组第二延迟缓冲器串列,其中多数个延迟缓冲器被串连并且控制供应至逻辑电路区块之电源的导通以及切断状态之第二控制信号被供应至其一末端,该第二延迟缓冲器串列之连接节点被连接到该等多数个第二漏电流截止电晶体之闸极,并且当该第二电力控制信号之位准改变时,各该第二漏电流截止电晶体反应于该第二延迟缓冲器串列之连接节点的位准改变而以对应于延迟缓冲器之时间延迟而导通或切断。12.依据申请专利范围第10项之半导体积体电路,其中该第一延迟控制电路被供应用以控制至该逻辑电路区块之电源供应之导通及切断状态的第一电力控制信号,并且反应于该第一电力控制信号而控制该第一漏电流截止电路,该第二延迟控制电路包含一组第二延迟缓冲器串列,其中该等多数个延迟缓冲器被串连并且该第一电力控制信号被供应至其一末端,该第二延迟缓冲器串列之连接节点被连接到该等多数个第二漏电流截止电晶体之闸极,并且当该第一电力控制信号之位准改变时,各该第二漏电流截止电晶体反应于该第二延迟缓冲器串列之连接节点的位准改变而以对应于延迟缓冲器之时间延迟而导通或切断。13.依据申请专利范围第12项之半导体积体电路,其中该第一电力控制信号以反相信号被供应至该第二延迟缓冲器串列。14.依据申请专利范围第12项之半导体积体电路,其中该第一电力控制信号无反相地被供应至该第二延迟缓冲器串列。15.依据申请专利范围第10项之半导体积体电路,其中该第一延迟控制电路以及该第二延迟控制电路共同包含一组第一延迟缓冲器串列,其中该等多数个延迟缓冲器被串连并且用以控制供应至逻辑电路区块之电源的导通以及切断状态之第一电力控制信号被供应至其一末端,该第一延迟缓冲器串列之连接节点被连接到该第二漏电流截止电晶体之闸极,并且当该第一电力控制信号之位准改变时,各该第二漏电流截止电晶体则反应于该第一延迟缓冲器串列之连接节点的位准改变以利用对应于延迟缓冲器之时间延迟而导通或切断。16.依据申请专利范围第15项之半导体积体电路,其中该第一延迟缓冲器串列之连接节点经由多数个反相器被连接到该第二漏电流截止电晶体之闸极。17.依据申请专利范围第15项之半导体积体电路,其中该第一延迟缓冲器串列之连接节点直接地被连接到该第二漏电流截止电晶体之闸极。18.依据申请专利范围第11项之半导体积体电路,其进一步地包含:一组电力控制电路,其当逻辑电路区块被引动时,产生该第二电力控制信号。19.依据申请专利范围第10项之半导体积体电路,其中该第二电源供应线之第二电位是接地电位,并且该第二漏电流截止电晶体是一组NMOS电晶体。20.依据申请专利范围第10项之半导体积体电路,其中该第二电源供应线之第二电位是电源供应电压电位,并且该第二漏电流截止电晶体是一组PMOS电晶体。21.一种半导体积体电路,其包含:一组被供应第一电位之第一电源供应线;一组第二电源供应线,其中不同于第一电位之第二电位被供应至其上;一组逻辑电路区块,其包含具有第一临限电压之第一电晶体、具有第三临限电压之第三电晶体、多数个第一电源供应端点以及多数个第二电源供应端点;多数个第一漏电流截止电晶体,其被提供在第一电源供应线以及多数个第一电源供应端点之间并且是由具有较高于第一临限电压之第二临限电压的第二电晶体所构成;多数个第二漏电流截止电晶体,其被提供在第二电源供应线以及多数个第二电源供应端点之间并且是由具有较高于第三临限电压之第四临限电压的第四电晶体所构成;以及一组延迟控制电路,其当逻辑电路区块被引动时,以预定时间延迟而导通该多数个第一漏电流截止电晶体并且同时也以预定时间延迟而导通该多数个第二漏电流截止电晶体。22.依据申请专利范围第20项之半导体积体电路,其中该第一电源供应线之第一电位是电源供应电压电位,该第二电源供应线之第二电位是接地电位,该第一漏电流截止电晶体是一组PMOS电晶体,并且该第二漏电流截止电晶体是一组NMOS电晶体。23.依据申请专利范围第21项之半导体积体电路,其中该第一电源供应线之第一电位是第一电源供应电压电位,该第二电源供应线之第二电位是不同于该第一电源供应电压电位之第二电源供应电压电位,该第一漏电流截止电晶体是一组PMOS电晶体,并且该第二漏电流截止电晶体是一组FMOS电晶体。24.依据申请专利范围第19项之半导体积体电路,其进一步地包含:一组电力控制电路,其当逻辑电路区块被引动时,产生第一电力控制信号以及第二电力控制信号以控制供应至该逻辑电路区块之电源的导通以及切断状态,其中该等多数个第一漏电流截止电晶体反应于该第一电力控制信号而被导通或切断,并且该多数个第二漏电流截止电晶体反应于该第二电力控制信号而被导通或切断。25.依据申请专利范围第24项之半导体积体电路,其中该第二电力控制信号为该第一电力控制信号之反相信号。26.依据申请专利范围第1项之半导体积体电路,其进一步地包含一组第二漏电流截止电路,其被提供在该逻辑电路以及接地线之间;以及一组第二延迟控制电路,其被提供以控制该第二漏电流截止电路。图式简单说明:第1图是展示使用习见技术中之MT-CMOS技术的半导体积体电路之电路范例分解图。第2(A)图和第2(B)图说明漏电流截止电晶体及内部电路之细部结构。第3图说明采用习见技术中MT-CMOS技术之半导体积体电路所发生之问题。第4图是说明本发明原理之半导体积体电路的分解图。第5图是展示本发明之半导体积体电路的第一实施例之分解结构图。第6图是说明本发明之第一实施例的延迟控制电路之操作波形图。第7图是展示本发明之半导体积体电路的第二实施例结构图。第8图是说明本发明之第二实施例的延迟控制电路之操作波形图。第9图是展示本发明之半导体积体电路的第三实施例结构图。第10图说明本发明第三实施例之半导体积体电路的修改范例。第11图说明本发明第三实施例之半导体积体电路的修改范例。第12图是展示本发明之半导体积体电路的第四实施例结构图。第13图说明本发明第四实施例之半导体积体电路的修改范例。第14图说明本发明第四实施例之半导体积体电路的修改范例。 |
