| 主权项 |
1.一种覆晶封装结构,至少包括:一晶片,具有一第一接合块配置范围;一基板,具有一第二接合块配置范围,并且该基板具有至少一第一凹孔及复数个第二凹孔,该第一凹孔及该些第二凹孔位在该第二接合块配置范围上,而该第一凹孔的深度大于该些第二凹孔的深度;至少一第一接合块,位在该晶片之该第一接合块配置范围与该基板之该第二接合块配置范围之间,且该第一接合块透过该第一凹孔与该基板接合;以及复数个第二接合块,位在该晶片之该第一接合块配置范围与该基板之该第二接合块配置范围之间,且该些第二接合块透过该些第二凹孔与该基板接合,其中该第一接合块之体积系大于该些第二接合块之体积。2.如申请专利范围第1项所述之覆晶封装结构,其中该第一接合块的数目系为一个,而该第一接合块系位在该晶片之该第一接合块配置范围的中间区域上,且该第一凹孔的数目系为一个,而该第一凹孔系位在该第二接合块配置范围之中间区域上。3.如申请专利范围第1项所述之覆晶封装结构,其中该些第一接合块的数目系为二个,而该二第一接合块系以该晶片之该第一接合块配置范围的形心位置为中心,对称配置在该晶片与该基板之间,且该些第一凹孔的数目系为二个,而该二第一凹孔系以该第二接合块配置范围之形心位置为中心,对称配置在该第二接合块配置范围上。4.如申请专利范围第1项所述之覆晶封装结构,其中该些第一接合块的数目系为复数个,该些第一接合块系分别位在该晶片与该基板之间且靠近该晶片之该第一接合块配置范围的角落处,且该些第一凹孔的数目系为复数个,而该些第一凹孔系分别位在该第二接合块配置范围之角落处。5.如申请专利范围第1项所述之覆晶封装结构,其中该第一接合块系无电性功能地配置在该晶片与该基板之间。6.如申请专利范围第1项所述之覆晶封装结构,其中该第一接合块系具有电性功能地配置在该晶片与该基板之间。7.如申请专利范围第1项所述之覆晶封装结构,还包括一填充材料,位在该晶片与该基板之间并包覆该第一接合块及该些第二接合块。8.一种覆晶晶片结构,至少包括:一晶片,具有一第一凸块配置范围;至少一第一凸块,位在该第一凸块配置范围上;以及复数个第二凸块,位在该第一凸块配置范围上,其中该第一凸块的型态系不同于该些第二凸块的型态。9.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块之高度大于该些第二凸块之高度。10.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块的数目系为一个,而该第一凸块系位在该晶片之该第一凸块配置范围的中间区域上。11.如申请专利范围第8项所述之覆晶晶片结构,其中该些第一凸块的数目系为二个,而该二第一凸块系以该晶片之该第一凸块配置范围的形心位置为中心,对称配置在该晶片上。12.如申请专利范围第8项所述之覆晶晶片结构,其中该些第一凸块的数目系为复数个,该些第一凸块系分别位在该晶片与该基板之间且靠近该晶片之该第一凸块配置范围的角落处。13.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块系无电性功能地配置在该晶片上。14.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块系具有电性功能地配置在该晶片上。15.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块系为球状的样式。16.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块包括:一导电柱,位在该晶片上;以及一焊块,位在该导电柱上。17.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块系为柱状的样式。18.如申请专利范围第8项所述之覆晶晶片结构,其中该些第二凸块系为球状的样式。19.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块的高度系介于150微米到200微米之间。20.如申请专利范围第8项所述之覆晶晶片结构,其中该第一凸块之体积大于该些第二凸块之体积。21.一种基板,是于承载具有第一凸块与第二凸块之一晶片,该基板具有至少一第一凹孔及复数个第二凹孔,分别配置在该基板之一表面上,而该基板还具有至少一第一基板接点与多数个第二基板接点,其中该第一凹孔暴露该第一基板接点,该些第二凹孔分别暴露该些第二基板接点,且该第一凹孔的深度系大于该些第二凹孔的深度。22.如申请专利范围第21项所述之基板,还具有一接合块配置范围,其中该第一凹孔的数目系为一个,而该第一凹孔系位在该接合块配置范围之中间区域上。23.如申请专利范围第21项所述之基板,还具有一接合块配置范围,其中该些第一凹孔的数目系为二个,而该二第一凹孔系以该接合块配置范围之形心位置为中心,对称配置在该凸块配置范围上。24.如申请专利范围第21项所述之基板,还具有一接合块配置范围,其中该些第一凹孔的数目系为复数个,而该些第一凹孔系分别位在该接合块配置范围之角落处。25.一种承载器间接合方法,至少包括:提供一第一承载器;形成至少一第一凸块及复数个第二凸块到该第一承载器上,其中该第一凸块的型态系不同于该些第二凸块的型态;提供一第二承载器,该第二承载器具有一第一凹孔及复数个第二凹孔;将该第一承载器置放到该第二承载器上,其中该第一凸块系紧配合地与该第二承载器之该第一凹口接合,而该些第二凸块的位置系大致上对准该些第二凹口;以及进行一回焊制程。26.如申请专利范围第25项所述之承载器间接合方法,其中该第一承载器系为晶片及基板,二者择一。27.如申请专利范围第25项所述之承载器间接合方法,其中该第二承载器系为晶片及基板,二者择一。28.如申请专利范围第25项所述之承载器间接合方法,其中该第一凸块系为球状的样式。29.如申请专利范围第25项所述之承载器间接合方法,其中该第一凸块包括:一导电柱,位在该第一承载器上;以及一焊块,位在该导电柱上。30.如申请专利范围第25项所述之承载器间接合方法,其中该第一凸块系为柱状的样式。31.如申请专利范围第25项所述之承载器间接合方法,其中该第一凸块的高度系介于150微米到200微米之间。32.如申请专利范围第25项所述之承载器间接合方法,其中该第一凸块系无电性功能地形成在该第一承载器上。33.如申请专利范围第25项所述之承载器间接合方法,其中该第一凸块系具有电性功能地形成在该第一承载器上。34.如申请专利范围第25项所述之承载器间接合方法,其中在该第一凸块尚未与该第二承载器之该第一凹孔接合前,该第一凸块之截面积系大于该第一凹孔之截面积。图式简单说明:第1图至第4图绘示本发明第一较佳实施例的一种覆晶封装制程的剖面放大示意图。第1A图系为第1图中凸块配置在晶片上的平面放大示意图。第1B图系为第1图中凹孔配置在基板上的平面放大示意图。第5图绘示本发明第二较佳实施例的一种覆晶封装制程的剖面放大示意图。第6图绘示本发明第三较佳实施例的一种覆晶封装制程的剖面放大示意图。第7A图系为本发明第四较佳实施例中凸块配置在晶片上的平面放大示意图。第7B图系为本发明第四较佳实施例中凹孔配置在基板上的平面放大示意图。第8A图系为本发明第五较佳实施例中凸块配置在晶片上的平面放大示意图。第8B图系为本发明第五较佳实施例中凹孔配置在基板上的平面放大示意图。 |
