| 主权项 |
1.一种运用于一内嵌系统之即时时钟的省电计数器,其包含有:一第一位元暂存器,系用以储存数位时脉资料,该第一位元暂存器包含有一第一输入端与一第二输入端,其中,该第一输出端系用以根据一震荡时间讯号启动该第一位元暂存器,而该第二输入端系用以接收资料以储存于该第一位元暂存器;一第一半加器,系用以对储存于该第一位元暂存器之资料之値加上一第一値,该第一半加器包含有一第一输出端与一第二输出端,根据该加法运算的结果,该第一输出端系以输出一第一二元加总项至该第一位元暂存器之第二输入端,而该第二输出端系以输出一第一二元进位项;以及一第二暂存器,系用以储存数位时脉资料,该第二暂存器系包含有一连结至一启动电路之第三输入端,当该启动电路接收到该震荡时间讯号与该第一二元进位项时,该启动电路系启动该第二位元暂存器。2.如申请专利范围第1项之省电计数器,其中,该震荡时间讯号系为一周期为1Hz之时脉讯号。3.如申请专利范围第1项之省电计数器,其中,当该震荡时间讯号由不启动态转变为启动态且该第一进位项为启动态时,该第二位元暂存器将被启动。4.如申请专利范围第3项之省电计数器,其中,该启动电路系对该震荡时间讯号与该反转之第一二元进位项执行逻辑"OR"之运算。5.如申请专利范围第1项之省电计数器,其中该第一値系固定为一启动値。6.如申请专利范围第5项之省电计数器,其中该第一値系相等于1。7.如申请专利范围第1项之省电计数器,另包含有一第二半加器,用以对储存于该第二位元暂存器之资料之値加上该第一二元进位项,输出一第二二元加总项至该第二位元暂存器之第二输入端,以及根据加法运算的结果,输出一第二二元进位项。8.一种运用于一内嵌系统之即时时钟的省电计数器,该即时时钟系运用一震荡时间讯号,该计数器包含有:复数个串联暂存器单元,其中,每一暂存器单元包含有:一位元暂存器,系以储存资料,该位元暂存器包含有一第一输入端,该第一输入端系用以接收一第一启动讯号或一第二启动讯号;一半加器,该半加器包含有一第一输入端与一第二输入端,其中,该第一输入端系以接收一第一値,该第二输入端系以接收一第二値,该半加器系对该第一値与该第二値进行加法运算,并根据该加法运算的结果输出一二元进位项至次一串联之暂存单元,以作为该次一串联之暂存单元之第一値;以及一启动电路,该启动电路包含有一第一输入端、一第二输入端与一第一输出端,其中,该第一输出端系以接收该震荡时间讯号,该第二输入端系以接收该第一値,该第一输出端系连接该位元暂存器之第一输入端,根据该第一値与该震荡时间讯号,对该位元暂存器输出该第一启动讯号,如此,当该启动电路输出该第一启动讯号时,该位元暂存器系被启动,而当该启动电路输出该第二启动讯号时,该位元暂存器系未被启动。9.如申请专利范围第8项之省电计数器,其中,该震荡时间讯号的周期近似1Hz。10.如申请专利范围第8项之省电计数器,其中,当该震荡时间讯号由未启动转换为启动且该第一値为启动态时,该启动电路产生该第一启动讯号。11.如申请专利范围第10项之省电计数器,其中,该启动电路系对该震荡时间讯号与该反转之第一二元进位项执行逻辑"OR"之运算。12.如申请专利范围第8项之省电计数器,其中,该半加器系根据相同之该储存用暂存器单元之该加法运算结果,输出一二元加总项。13.如申请专利范围第12项之省电计数器,其中,每一被启动之位元暂存器系储存该相同之暂存器单元之半加器所输出之二元加总项。14.一种运用于一内嵌系统之即时时钟计数器的省电方法,该即时时钟包含有复数个串联之位元暂存器单元,每一暂存器单元系包含有一位元暂存器与一半加器,其中,该位元暂存器系以储存时脉资料,该半加器系以对一进位讯号进行增幅,该进位讯号系作为次一串联之半加器之输入,该方法包含有:由前一位元暂存器单元接收一进位讯号至每一位元暂存器单元,并仅于该进位讯号为启动态时,启动该位元暂存器;以及对每一启动位元暂存器之相对应半加器产生一相对应该每一启动之位元暂存器储存之値的输出,以产生相对应的进位讯号。15.如申请专利范围第14项之运用于一内嵌系统之即时时钟计数器的省电方法,另包含有当该半加器由前一位元暂存器单元对储存于其中的二元进位项以及资料的値进行加法运算时,每一被启动的位元暂存器之该半加器系输出一二元加总项至该位元暂存器以储存于该位元暂存器中。图式简单说明:图一为一内嵌系统之滙流排时脉与1Hz.时脉区之方块图。图二为习知1Hz.时脉区之一计数器模组之示意图。图三为本发明中1Hz.时脉区之计数器模组之示意图。图四为根据本发明之波型示意图。 |
