于极薄介电层中使用崩溃现象之可程式化非挥发性记忆体

摘要

一可再程式非挥发性记忆体阵列与其组成记忆体晶胞系被揭露。上述每一个记忆体晶胞具有一建构在一超薄介电层(例如一闸极氧化层)周围之资料储存元件。上述之资料储存元件可用来存储资讯，其方法系通过上述之超薄介电层施加应力使其崩溃(软崩溃或硬崩溃)以建立该记忆体晶胞之漏电流电平(leakage current level)。上述记忆体晶胞系透过检测该晶胞吸收的电流以进行读出。一合适的超薄介电层是品质高的闸极氧化层，其厚度大约为50埃或者小于50埃。上述氧化层是目前一般先进CMOS逻辑制程所普遍采用的。首先，上述记忆体晶胞系通过施加应力于上述之闸极氧化层，一直到其软崩溃发生以达到程式。然后，上述记忆体晶胞藉由增加上述之闸极氧化层之崩溃，以达到再程式。

主权项

1.一种可用于记忆体阵列之具有选线和存取线的可程式唯读记忆体晶胞,该记忆体晶胞包括:一MOS场效应电晶体,该MOS场效应电晶体包括一个闸极、一该闸极下面的闸极介电层、与一该闸极介电层和该闸极下的第一和第二掺杂半导体区,该第一和该第二掺杂半导体区在空间上隔开并在其间定义一通道区;一MOS资料储存元件,该MOS资料储存元件具有一导电结构、一该导电结构下的超薄介电层、与一该超薄介电层和该导电结构下的第一掺杂半导体区,该MOS资料储存元件的该第一掺杂半导体区与该MOS场效应电晶体的该第一掺杂半导体区耦合,该超薄介电层可以被选择性地崩溃到一复数个崩溃状态之一;一选择线段,该选择线段耦合到该MOS场效应电晶体的该闸极;一第一存取线段,该第一存取线段耦合到该MOS场效应电晶体的该第二掺杂半导体区;以及一第二存取线段,该第二存取线段耦合到该MOS资料储存元件的该导电结构。2.如申请专利范围第1项之可用于记忆体阵列之具有选线和存取线的可程式唯读记忆体晶胞,其中每一该MOS资料储存元件在该超薄介电层和该导电结构的下面和邻接该MOS资料储存元件的该第一掺杂区的地方都有一反型-启动(inversion-enabled)区。3.如申请专利范围第1项之可用于记忆体阵列之具有选线和存取线的可程式唯读记忆体晶胞,其中每一该MOS资料储存元件在该超薄介电层和该导电结构的下面都有一与该MOS资料储存元件的该第一掺杂区集成在一起之第二掺杂区。4.如申请专利范围第1项之可用于记忆体阵列之具有选线和存取线的可程式唯读记忆体晶胞,其中该MOS场效应电晶体的该闸极介电层和该MOS资料储存元件的该超薄介电层系从一共同的超薄闸极氧化层所形成。5.如申请专利范围第1项之可用于记忆体阵列之具有选线和存取线的可程式唯读记忆体晶胞,其中该MOS场效应电晶体的该闸极介电层之厚度是比该MOS资料储存元件的该超薄介电层。6.一种操作可再程式记忆体阵列的方法,该可再程式记忆体阵列包括:一复数个列线、一复数个行线、至少一源极线、与一位于该列线和该行线各自交叉点的一复数个记忆体晶胞,每一该记忆体晶胞包含一MOS场效应电晶体,该MOS场效应电晶体与位于该行线之一与该至少一源极线之一之间的一MOS资料储存元件耦合串联在一起,而该MOS电晶体更具有一闸极耦合到该列线之一,并且该资料储存元件包括一超薄介电层以用于物理资料储存,该超薄介电层可以被选择性地崩溃到一复数个崩溃状态之一,该方法包括:加一第一电压到一选择的该列线之一以打开每一MOS场效应电晶体,该电晶体之闸极耦合到该选择之列线;加一第二电压到一选择的该行线之一;以及加一第三电压到该至少一源极线;其中该第二电压与该第三电压使得与该选择行线和该选择列线耦合的该记忆体晶胞的该超薄介电层两端产生一电位差,该电位差足以将该超薄介电层崩溃到该复数个崩溃状态之一。7.如申请专利范围第6项之操作可再程式记忆体阵列的方法,其中该记忆体晶胞可以藉由加上一第二电位差到该超薄介电层两端,而使该超薄介电层再崩溃到该复数个崩溃状态之另一状态来实现再程式。8.如申请专利范围第6项之操作可再程式记忆体阵列的方法,其中该第二电位差大于该电位差。9.如申请专利范围第6项之操作可再程式记忆体阵列的方法,其中该记忆体晶胞可以藉由加上该电位差到该超薄介电层两端一段时间之后,而使该超薄介电层再崩溃到该复数个崩溃状态之另一状态来实现再程式。10.如申请专利范围第6项之操作可再程式记忆体阵列的方法,其中该记忆体晶胞可以藉由加上一第二电位差到该超薄介电层两端一段时间之后,而使该超薄介电层再崩溃到该复数个崩溃状态之另一状态来实现再程式。11.如申请专利范围第6项之操作可再程式记忆体阵列的方法,其中该记忆体晶胞可以藉由增大加在该选择列线之一上的该第一电压以增大崩溃电流,而将该超薄介电层再崩溃到该复数个崩溃状态之另一状态来实现再程式。12.如申请专利范围第6项之操作可再程式记忆体阵列的方法,其中该记忆体晶胞通过以下方法来实现读出,即检测通过该MOS资料储存元件的一电流量,而当该电流量大于一预定临界値时就判定记忆体晶胞是被程式的。13.如申请专利范围第12项之操作可再程式记忆体阵列的方法,其中该记忆体晶胞系藉由增加该预定临界値来实现擦除。14.一种可再程式记忆体阵列,该可再程式记忆体阵列包括:一复数个列线、一复数个行线、至少一源极线、与一位于该列线和该行线各自交叉点的一复数个记忆体晶胞,其中每一该记忆体晶胞包含:一MOS场效应电晶体,该MOS场效应电晶体包括一闸极、一该闸极下面的闸极介电层与该闸极介电层和该闸极下面的第一和第二掺杂半导体区,该第一和该第二掺杂半导体区在空间上隔开并在其间定义一通道区;以及一MOS资料储存元件,该MOS资料储存元件具有一导电结构、一该导电结构下面的超薄介电层与一该超薄介电层和该导电结构下面的第一掺杂半导体区,该MOS资料储存元件的该第一掺杂半导体区与该MOS场效应电晶体的该第一掺杂半导体区耦合,该超薄介电层可以被选择性地崩溃到一复数个崩溃状态之一;其中该行线之一与该MOS场效应电晶体的该第二掺杂半导体区或者与该MOS资料储存元件的该导电结构耦合,并且至少一共用线之一与该MOS资料储存元件的该导电结构或者与该MOS场效应电晶体的该第二掺杂半导体区耦合。15.如申请专利范围第14项之可再程式记忆体阵列,其中每一该MOS资料储存元件在该超薄介电层与该导电结构下面有一反型-启动(inversion-enabled)区,该反型-允许区与该MOS资料储存元件的该第一掺杂区邻接。16.如申请专利范围第14项之可再程式记忆体阵列,其中每一该MOS资料储存元件在该超薄介电层与该导电结构下面有一第二掺杂区,该第二掺杂区与该MOS资料储存元件的该第一掺杂区集成在一起(integrated)。17.如申请专利范围第14项之可再程式记忆体阵列,其中该MOS场效应电晶体的闸极介电层与该MOS资料储存元件的该超薄介电层是用一共同的超薄闸极氧化层形成的。18.一种可再程式记忆体阵列,包括:一复数个列线、一复数个行线、至少一共用线、与一位于该列线和该行线各自交叉点的一复数个记忆体晶胞,每一该记忆体晶胞包含一选择电晶体,该选择电晶体与位于该行线之一与该至少一共用线之一之间的一资料储存元件耦合串联在一起,而该选择电晶体更具有一闸极耦合到该列线之一,并且该资料储存元件包括一超薄介电层以用于实际的资料储存,该超薄介电层可以被选择性地崩溃到一复数个崩溃状态之一。19.如申请专利范围第18项之可再程式记忆体阵列,其中该资料储存元件是一MOS半电晶体。20.如申请专利范围第18项之可再程式记忆体阵列,其中该资料储存元件是一MOS电容。21.一种可再程式非挥发性记忆体晶胞,包含一选择电晶体,该选择电晶体与一资料储存元件耦合串联在一起,而该资料储存元件有一导电结构、一该导电结构下面以提供物理资料存储之一超薄介电层、与一该超薄介电层与该导电结构下面之一第一掺杂半导体区,该选择电晶体的闸极可以通过控制来定址该记忆体晶胞,而该超薄介电层可以被选择性地崩溃到一复数个崩溃状态之一。22.如申请专利范围第21项之可再程式非挥发性记忆体晶胞,其中该资料储存元件是一MOS半电晶体。23.如申请专利范围第21项之可再程式非挥发性记忆体晶胞,其中该资料储存元件是一MOS电容。24.如申请专利范围第21项之可再程式非挥发性记忆体晶胞,其中该记忆体晶胞藉由加一电压到该导电结构与该第一掺杂半导体区之间,使得该超薄介电层崩溃到一复数个崩溃状态之一来实现程式。25.如申请专利范围第21项之可再程式非挥发性记忆体晶胞,其中该记忆体晶胞藉由加一电压到该导电结构与该第一掺杂半导体区之间时,通过感测一该资料储存元件的电流来实现读出。26.如申请专利范围第21项之可再程式非挥发性记忆体晶胞,更包含可以加上一可变电压到该选择电晶体之该闸极以使得该超薄介电层选择性地崩溃到一复数个崩溃状态之一的装置。27.如申请专利范围第21项之可再程式非挥发性记忆体晶胞,更包含能够判定通过该资料储存元件的该电流量的电流感测装置,如果该电流量大于一预定的临界値,则该电流感测装置就指示出该记忆体晶胞是被程式的,该记忆体晶胞系藉由改变该预定临界値来实现逻辑擦除。28.一种可再程式MOS资料储存元件,该MOS资料储存元件有一导电结构、一该导电结构下面以提供物理资料存储之一超薄介电层、与一该超薄介电层与该导电结构下面之一第一掺杂半导体区,该资料储存元件可以藉由崩溃该超薄介电层来实现程式,并且该资料储存元件可以藉由感测通过该储存元件的一电流来实现读出,而该超薄介电层可以被选择性地崩溃到一复数个崩溃状态之一。29.如申请专利范围第28项之可再程式MOS资料储存元件,其中该超薄介电层是一闸极氧化层。30.如申请专利范围第29项之可再程式MOS资料储存元件,其中该闸极氧化层的厚度小于50埃。31.如申请专利范围第28项之可再程式MOS资料储存元件,更包含可以加上一可变电压到该选择电晶体之该闸极以使得该超薄介电层选择性地崩溃到一复数个崩溃状态之一的装置。32.如申请专利范围第28项之可再程式MOS资料储存元件,更包含能判定通过该资料储存元件的该电流量的电流感测装置,如果该电流量大于一预定的临界値,则该电流感测装置就指示出该记忆体晶胞是被程式的,该记忆体晶胞系藉由改变该预定临界値来实现逻辑擦除。图式简单说明:图一所示为显示本发明之一记忆体阵列的一部分之电路示意图。图二所示为显示根据图一之一记忆体阵列的一部分之一部分布局示意图。图三所示为显示对应于图二之一记忆体阵列的部分之积体电路结构的截面图。图四所示为显示对应于图三之积体电路结构之一变化的截面图。图五所示为显示本发明之另一记忆体阵列的一部分之电路示意图。图六所示为显示根据图五之一记忆体阵列的一部分之一部分布局示意图。图七所示为显示对应于图六之一记忆体阵列的部分之积体电路结构的截面图。图八所示为一电压値表。图九所示为一电压値表。图十所示为一电压値表图十一所示为一实验装置的截面图。图十二所示为一恒定电压应力对超薄闸极氧化层之作用的图示。图十三所示为超薄闸极氧化层的电流-电压特性在衰减过程之各个阶段的图示。图十四所示为在各种氧化层厚度的n-通道场效应电晶体(反型)上用半对数标度测量的63%分布的崩溃时间对闸极电压的关系图。图十五所示为在检测出连续崩溃事件后测量的n-型元件的电流-电压特性的图示。图十六所示为一半导体记忆体的方块示意图。