复合式晶片构装基板

摘要

一种复合式晶片构装基板，至少包括多个图案化导线层，依序相互重叠，其中这些图案化导线层之最外层者分别具有多个接合垫。此外，多个介电层系配置于任二相邻之这些图案化导线层之间，其中这些介电层之至少一系为一陶瓷介电层，而其余之介电层之至少一系为一有机介电层。另外，多个导电孔道分别穿过这些介电层之一，而电性连接至少二图案化导线层。其中，陶瓷介电层可提高晶片构装基板之线路密度以及缩小图案化导线层之绕线长度，以符合高密度线路以及高接点数之要求。伍、(一)、本案代表图为：第4图(二)、本案代表图之元件代表符号简单说明：310：复合式晶片载板314：第二面316a、316b：接合垫318：接点320：晶片326：凸块332(c)：陶瓷介电层332(a)(b)(d)(e)：有机介电层334(a)(b)(c)(d)(e)(f)：图案化导线层336：导通孔(导电孔道)338：导电孔(导电孔道)

主权项

1.一种复合式晶片构装基板,至少包括:复数个图案化导线层,依序相互重叠,其中该些图案化导线层之最外层者分别具有复数个接合垫;复数个介电层,配置于任二相邻之该些图案化导线层之间,其中该些介电层之至少一系为一陶瓷介电层,而其余之该些介电层之至少一系为一有机介电层;以及复数个导电孔道,分别穿过该些介电层之至少一,而电性连接该些图案化导线层之至少一。2.如申请专利范围第1项所述之复合式晶片构装基板,其中该些介电层包括一介电核心层,且该陶瓷介电层系为该介电核心层。3.如申请专利范围第2项所述之复合式晶片构装基板,其中该些介电层系呈对称性地分布于该介电核心层之两侧。4.如申请专利范围第2项所述之复合式晶片构装基板,其中该些介电层系呈非对称性地分布于该介电核心层之两侧。5.如申请专利范围第1项所述之复合式晶片构装基板,其中仅该陶瓷介电层之一面设置有其余之该些介电层。6.一种晶片构装结构,至少包括:一复合式晶片载板,具有一第一面及对应之一第二面,该复合式晶片载板至少包括:复数个图案化导线层,依序相互重叠,其中该些图案化导线层之最接近该第一面者具有复数个接合垫;复数个介电层,配置于任二相邻之该些图案化导线层之间,其中该些介电层之至少一系为一陶瓷介电层,且其余之该些介电层之至少一系为一有机介电层;以及复数个导电孔道,分别穿过该些介电层之至少一,而电性连接该些图案化导电层之至少一;以及一晶片,配置于该复合式晶片载板之该第一面,并经由该些接合垫,而电性连接至该复合式晶片载板。7.如申请专利范围第6项所述之晶片构装结构,其中该些介电层包括一介电核心层,且该陶瓷介电层系为该介电核心层。8.如申请专利范围第7项所述之晶片构装结构,其中该些介电层系呈对称性地分布于该介电核心层之两侧。9.如申请专利范围第7项所述之晶片构装结构,其中该些介电层系呈非对称性地分布于该介电核心层之两侧。10.如申请专利范围第6项所述之晶片构装结构,其中仅该陶瓷介电层之一面设置有其余之该些介电层。11.如申请专利范围第6项所述之晶片构装结构,其中该晶片系以覆晶接合及导线接合其中之一的方式,而电性连接至该复合式晶片载板。12.如申请专利范围第6项所述之晶片构装结构,更包括复数个接点,其配置于该复合式晶片载板之该第二面。图式简单说明:第1图绘示习知一种覆晶结合型态之晶片构装结构之剖面示意图。第2图绘示习知一种晶片构装基板之剖面示意图。第3图绘示习知另一种晶片构装基板之剖面示意图。第4图绘示本创作一较佳实施例之一种晶片构装结构之示意图。第5图绘示本创作另一较佳实施例之一种晶片构装结构的剖面示意图。