| 主权项 |
1.一种缺陷管理系统,该系统包含:至少一记忆体装置,此装置包含多个缺陷储存记忆晶胞;一不可抹除记忆体,此记忆体具有多个记忆体方块,以将上述缺陷的位置储存在记忆体方块内;其中该缺陷管理系统测试该缺陷记忆体装置,且配置该不可抹除记忆体的形态,以指示在各记忆体装置中缺陷区域的位置,且在系统使用期间,侦测新的缺陷,而将所侦测的新缺陷加入不可抹除记忆体中的缺陷对映关系。2.如申请专利范围第1项之缺陷管理系统,其中该储存的数据以数据框划定界限,使得在制品使用期间,所出现的缺陷位元,对于媒体播放的品质只产生短时间的干扰。3.如申请专利范围第1项之缺陷管理系统,其中在微处理器的韧体中配置该缺陷管理系统。4.如申请专利范围第3项之缺陷管理系统,其中一韧体为一目录写入控制器,以将数据档案的开始及结束位址储存在缺陷记忆体装置中。5.如申请专利范围第4项之缺陷管理系统,其中该韧体为一目录读取控制器,以取得由该目录写入控制器所储存之数据档案的开始及结束位址。6.如申请专利范围第5项之缺陷管理系统,其中该韧体为一缺陷快取记忆体控制器,其维持与一特定之数据段相关之缺陷对映关系的副本。7.如申请专利范围第6项之缺陷管理系统,其中该缺陷快取记忆体控制器在至少一记忆体装置中储存该缺陷对映关系的副本。8.如申请专利范围第1项之缺陷管理系统,其中一新的缺陷控制器作用于在该系统使用期间侦测新的缺陷,且将新缺陷加入缺陷对映记忆体。9.如申请专利范围第1项之缺陷管理系统,其中尚包含一内建的自行测试机构,以在开始的时候,设定缺陷对映记忆体的状态。10.如申请专利范围第9项之缺陷管理系统,其中在一埋入型微处理器的韧体中配置该内建自行测试机构。11.如申请专利范围第10项之缺陷管理系统,其中该由一组输入该埋入型微处理器的外部输入信号开始该内建自行测试机构,在含缺陷管理系统之制品使用期间,于正常操作时,无法产生此测试动作。12.如申请专利范围第1项之缺陷管理系统,其中至少有一记忆体机构由记忆体阵列所形成,且该至少一记忆体装置的缺陷方块包含在该记忆体阵列之可定址之记忆体位置阵列。13.如申请专利范围第12项之缺陷管理系统,其中该缺陷方块的大小为2的次方,因此可以简化记忆体位址至对映方块位址的转换作业。14.如申请专利范围第12项之缺陷管理系统,其中该缺陷方块的大小可以经由记忆体装置所侦测之缺陷的形状分布加以调整。15.如申请专利范围第3项之缺陷管理系统,其中该缺陷记忆体装置为一筛选程序的测试输出,以核对在该机构内的最小可使用的储存容量。16.如申请专利范围第15项之缺陷管理系统,其中该筛选程序由该埋入型微处理器所执行。17.如申请专利范围第1项之缺陷管理系统,其中在至少一记忆体装置中维持一冗余的目录资讯,以对于此数据提供可靠的储存方式。18.如申请专利范围第17项之缺陷管理系统,其中经由一多数决控制器读取该目录资讯,如果少数的目录资讯位元组被破坏的话,亦可得到有效的资讯。19.如申请专利范围第1项之缺陷管理系统,其中一总合检查(checksum)与一选择的缺陷方块内储存的数据値相关。20.如申请专利范围第19项之缺陷管理系统,其中如果总合检查不符合储存之数据値的加总的话,则在缺陷对映记忆体中标示该缺陷方块为具缺陷的方块。21.如申请专利范围第19项之缺陷管理系统,其中在主记忆体中以冗余方式储存该缺陷方块之一区段为快取数据,使得读取控制器不会从缺陷记忆体方块中读取数据。22.如申请专利范围第21项之缺陷管理系统,其中新缺陷的侦测导致必需即更新该缺陷记忆体,但是直到新的数据写入该主记忆体阵列时,才作为该快取副本的更新。23.如申请专利范围第1项之缺陷管理系统,其中对记忆体装置中至少一新列及行进行转换,以减少缺陷对映方块的平均数。图式简单说明:图1示习知技术之位元平面系统,以使用具有多个缺陷记忆晶胞位置的记忆体装置。图2示一更复杂的习知技术之系统,以再显示缺陷记忆体部位,其中使用一具有内部记忆体资源的外部ASIC以更正在多个各别记忆体装置中的缺陷。图3示媒体数据中数据框的格式,以使用上述说明的缺陷管理技术,而将该数据适当地储存在该装置内。图4显示在上述说明之缺陷管理系统中使用之制品的架构。图5显示本发明的缺陷管理系统的整个架构,其中显示配置在软体或硬体内以执行缺陷管理的实际记忆体方块及控制模组。图6显示一具有多个缺陷之记忆体阵列的例子,其中显示一方形之记忆体缺陷方块,以应用标示为不可使用之方块数说明该缺陷的冲击。图7显示与图6相同的记忆体阵列,两者包含相同的缺陷,此例子中显示应用不可抹除记忆体装置储存这些缺陷。图8显示与图6相同的记忆体阵列,其中该记忆体阵列包含相同的缺陷。图中显示一水平向延伸的对映方块,以显示必需标示为不良对映方块中记忆晶胞的总数上对映方块形状的冲击。图9显示与图6相同的记忆体阵列,其中该记忆体阵列包含相同的缺陷。图中显示一垂直向延伸的对映方块,以显示必需标示为不良对映方块中记忆晶胞的总数上对映方块形状的冲击。图10为一流程图,经由该程序以筛选记忆体装置,其中该记忆体装置系使用具有本发明缺陷管理系统之制品中。图11在部份缺陷记忆体系统中,目录数据储存的例子,本例子中使用用于读取数据的多数决系统以数据的完整性。图12显示数个对映方块的内部结构,在各对映方块中有一总合检查。图13示缺陷对映之快取机构。图14示在数个对映方块中内部晶片位址拓朴的冲击,其中该对映方块标示成不可使用者,图中显示一简单的机构以对于位址拓朴的负冲击产生逆作用。 |
