| 主权项 |
1.一种记忆装置(memory device)之制造方法,包括:形成一多层膜(multi-layer film)于一基板(substrate)上,该多层膜具有一第一导电层(conductor layer)、至少一用以形成一选择元件(selection device)之物质层及至少一用以形成一相变化记忆元素(phase memoryelement)之物质层;定义复数个具有一第一图样(pattern)之第一线(lines)于该多层膜上并进行蚀刻,以形成复数个第一缺口(gaps)于该些第一线之间及该基板上,该些第一线系以一第一方向延伸于该多层膜上;填充一绝缘物质于该些第一线之间之该些第一缺口中;形成一第二导电层于该些第一线上及该绝缘物质上,以形成一多层复合物(composite);以及定义复数个具有一第二图样之第二线于该多层复合物上并进行蚀刻,以形成复数个第二缺口于该些第二线之间及该第一导电层上,该些第二线系以垂直该第一方向之一第二方向延伸于该多层复合物上,使得该些第二线与该些第一线相交,其中,该第一导电层所形成之该些第一线及该第二导电层所形成之该些第二线之间延伸着复数个自对准记忆胞(self-aligned memory cells),各该记忆胞具有该用以形成一选择元件之物质层及该用以形成一相变化记忆元素之物质层。2.如申请专利范围第1项所述之制造方法,其中该基板上配置一绝缘层。3.如申请专利范围第1项所述之制造方法,其中该基板上配置一具有一绝缘层之积体电路元件(integrated circuitdevice)。4.如申请专利范围第1项所述之制造方法,其中该用以形成一选择元件之物质层包括一具有p型参杂物之第一多晶矽(polysilicon)层及一具有n型参杂物之第二多晶矽层,并用以形成一二极体(diode)。5.如申请专利范围第1项所述之制造方法,其中该用以形成一相变化记忆元素之物质层系一硫系化合物(chalogenide)层。6.如申请专利范围第5项所述之制造方法,其中该硫系化合物层系覆盖该用以形成一选择元件之物质层。7.如申请专利范围第6项所述之制造方法,其中该硫系化合物层及该用以形成一选择元件之物质层之间具有一加热/障碍元素(heating/barrier element)。8.如申请专利范围第1项所述之制造方法,其中该自对准记忆胞又包括一具有一第一电阻(resistance)之中间(intermedaite)加热/障碍层,该用以形成一相变化记忆元素之物质层具有一与该中间加热/障碍层进行热对流之相变化物质,该相变化物质包含一具有一较低电阻之第一状态(state)及一具有一较高电阻之第二状态,其中,该第一电阻系大于位于该第二状态之该相变化物质之该较高电阻。9.如申请专利范围第8项所述之制造方法,其中该中间加热/障碍层具有一扩散(diffusion)及电致迁移(electromigration)之障碍。10.一种记忆装置,包括:一基板;复数个第一导电线,系以一第一方向延伸于该基板上;复数个第二导电线,系以垂直该第一方向之一第二方向延伸于该些第一导电线上,且该些第二导电线系与该些第一导电线相交;以及复数个记忆胞,系位于该些第一导电线与该些第二导电线之相交处,而该些记忆胞系与该些第一导电线及该些第二导电线电性连接,且各该记忆胞具有一自对准结构,该自对准结构包含一选择元件及一相变化记忆元素。11.如申请专利范围第10项所述之记忆装置,其中该记忆胞包括至少一用以作为该选择元件之物质层、至少一用以形成一加热/障碍元素之物质层及至少一用以作为该相变化记忆元素之物质层。12.如申请专利范围第10项所述之记忆装置,其中该相变化记忆元素包括一硫系化合物。13.如申请专利范围第12项所述之记忆装置,其中该硫系化合物具有一均匀厚度于该些第一导电线与该些第二导电线之相交处。14.如申请专利范围第10项所述之记忆装置,其中该记忆胞包括一用以作为该选择元件之物质层、一具有一第一电阻之中间物质层及一邻接于该中间物质层之相变化物质层,该相变化物质层包含一具有一较低电阻之第一状态及一具有一较高电阻之第二状态,其中,该第一电阻系大于位于该第二状态之该相变化物质层之该较高电阻。15.如申请专利范围第14项所述之记忆装置,其中该中间层具有一用以产生扩散及电致迁移之障碍。16.如申请专利范围第14项所述之记忆装置,其中该用以作为一选择元件之物质层包括一具有p型参杂物之第一多晶矽层及一具有n型参杂物之第二多晶矽层,并用以形成一二极体。17.如申请专利范围第10项所述之记忆装置,其中该记忆胞包括至少一用以作为该选择元件之物质层、至少一用以形成一中间加热/障碍元素之物质层及至少一用以作为该相变化记忆元素之物质层,其中,该用以作为该相变化记忆元素之物质层包含一硫系化合物层。18.如申请专利范围第17项所述之记忆装置,其中该硫系化合物层系覆盖该用以作为该选择元件之物质层。19.如申请专利范围第17项所述之记忆装置,其中该用以作为该选择元件之物质层包括一具有p型参杂物之第一多晶矽层及一具有n型参杂物之第二多晶矽层,并用以形成一二极体。20.如申请专利范围第10项所述之记忆装置,其中该基板上配置一绝缘层。21.如申请专利范围第10项所述之记忆装置,其中该基板上配置一具有一绝缘层之积体电路元件。22.如申请专利范围第10项所述之记忆装置,其中该相变化记忆元素系藉由设定反应于程式化电流(programming current)之超过2个的主体(bulk)电阻状态,而可以储存一位元以上。23.一种记忆装置之制造方法,包括:形成一多层膜于一基板上,该多层膜包括一第一导电层、一具有一第一电阻之中间加热/障碍层、一硫系化合物层及至少一用以形成一选择元件之物质层,该硫系化合物层包含一具有一较低电阻之第一状态及一具有一较高电阻之第二状态,该第一电阻系大于位于该第二状态之该硫系化合物层之该较高电阻;定义复数个具有一第一图样之第一线于该多层膜上并进行蚀刻,以形成复数个第一缺口于该些第一线之间及该基板上,该些第一线系以一第一方向延伸于该多层膜上;填充一绝缘物质于该些第一线之间之该些第一缺口中;形成一第二导电层于该些第一线上及该绝缘物质上,以形成一多层复合物;以及定义复数个具有一第二图样之第二线于该多层复合物上并进行蚀刻,以形成复数个第二缺口于该些第二线之间及该第一导电层上,该些第二线系以垂直该第一方向之一第二方向延伸于该多层复合物上,使得该些第二线与该些第一线相交,其中,该第一导电层所形成之该些第一线及该第二导电层所形成之该些第二线之间延伸着复数个自对准记忆胞,各该记忆胞具有该用以形成一选择元件之物质层及该用以形成一相变化记忆元素之物质层。24.如申请专利范围第23项所述之制造方法,其中该基板上配置一绝缘层。25.如申请专利范围第23项所述之制造方法,其中该基板上配置一具有一绝缘层之积体电路元件。26.如申请专利范围第23项所述之制造方法,其中该用以形成一选择元件之物质层包括一具有p型参杂物之第一多晶矽层及一具有n型参杂物之第二多晶矽层,并用以形成一二极体(diode)。27.如申请专利范围第23项所述之制造方法,其中该中间加热/障碍层具有一扩散及电致迁移之障碍。28.一种记忆装置,包括:一基板,该基板上配置一积体电路系统(integratedcircuitry)及一绝缘层;复数个第一导电线,系以一第一方向延伸于该基板上;复数个第二导电线,系以垂直该第一方向之一第二方向延伸于该些第一导电线上,而该些第二导电线系与该些第一导电线相交,且积体电路系统系接触该些第一导电线及该些第二导电线之交叉处;以及复数个记忆胞,系位于该些第一导电线与该些第二导电线之相交处,而该些记忆胞系与该些第一导电线及该些第二导电线电性连接,各该记忆胞具有一自对准结构,且该自对准结构包含一选择元件、一中间层及一硫系化合物记忆元素。29.如申请专利范围第28项所述之记忆装置,其中该硫系化合物记忆元素具有一均匀厚度于该些第一导电线与该些第二导电线之相交处。30.如申请专利范围第28项所述之记忆装置,其中该中间层具有一第一电阻,该硫系化合物记忆元素包含一硫系化合物物质,该硫系化合物物质包含一具有一较低电阻之第一状态及一具有一较高电阻之第二状态,其中,该第一电阻系大于位于该第二状态之该硫系化合物物质之该较高电阻。31.如申请专利范围第28项所述之记忆装置,其中该中间层具有一加热元素。32.如申请专利范围第28项所述之记忆装置,其中该中间层具有一扩散及电致迁移之障碍。33.如申请专利范围第28项所述之记忆装置,其中该选择元件包括一具有p型参杂物之第一多晶矽层及一具有n型参杂物之第二多晶矽层,并用以形成一二极体。34.如申请专利范围第28项所述之记忆装置,其中该硫系化合物记忆元素系藉由设定反应于程式化电流之超过2个的主体电阻状态,而可以储存一位元以上。图式简单说明:第1图绘示乃依照本发明之较佳实施例之积体电路记忆装置的方块图。第2图绘示乃依照本发明之较佳实施例之自对准相变化胞记忆阵列之电路线路分布的示意图。第3-10图绘示乃依照本发明之较佳实施例之自对准相变化胞记忆阵列之制造方法的流程图。第11图绘示乃第10图之记忆阵列之线路分布的示意图。第12A-12C图绘示乃本发明之自对准记忆胞的作业流程图。 |
