| 主权项 |
1.一种制造一积体双载子电路之方法,尤其是应用 在射频之一积体双载子电路,该电路用来形成一p+/ n型接合的可变电容器,具有下列步骤的特征: -提供一p型掺杂基板(10,41); -在该基板(10,41)的可变电容器中形成一内埋n+型掺 杂区域(31); -在该基板(10,41)中形成一基本上为n型掺杂区域(41) 在该可变电容器的内埋n+型掺杂区域(31)上; -在同一水平面上,形成电场隔离区(81)围绕该n型掺 杂区域(41); -利用一多重离子布植掺杂该基本上为n型掺杂的 区域(41); -在该基本上为n型掺杂的区域(41)上形成一p+型掺 杂区域(151); -对该内埋n+型掺杂区域(31)形成一n+型掺杂接触区 域;该接触在一横向平面以分隔该电场隔离区与该 n型掺杂的区域(41);及 -热处理该所得的结构以建立该掺杂区域的最终掺 杂剖面,其中 -利用一多重离子布植掺杂该基本上为n型掺杂区 域(41)的步骤;形成一p+型掺杂区域(151)在该基本上 为n型掺杂的区域(41);及实施热处理该所得的结构 以得到一超跃阶p+/n接合面在该基本上为n型掺杂 的区域(41)内,其中利用一多重离子布植掺杂该基 本上为n型掺杂的区域(41)的该步骤,形成一p+型掺 杂区域(151)在该基本上为n型掺杂的区域(41)上;及 实施热处理该所得的结构以得到在p+/n接合面的n 边上之n型掺杂物浓度N,其实际上根据以下而改变 N=BWm, -其中B是任意常数,W是与p+/n接合面的垂直距离,及m 是-3/2。2.如申请专利范围第1项之方法,包括步骤 为: -至少形成一介电层(111,141)在该基本上为n型掺杂 的区域(41)上; -在该至少一介电层(111,141)上形成一蚀刻遮罩,该 蚀刻遮罩具有一开孔露出一部份该至少横向位在 该基本上为n型掺杂的区域(41)中之一介电层(111,141 ); -蚀刻掉该部份的至少一介电层(111,141),因此建立 该p+/n接合面的横向尺寸;及 -移除该蚀刻遮罩,所有步骤是在该基本上为n型掺 杂的区域(41)上形成一p+型掺杂区域(151)的步骤之 前实施。3.如申请专利范围第2项的方法,其中该多 重离子布植系在形成至少一介电层的步骤之前通 过一布植遮罩(142)及该至少一介电层(111,141)的开 孔(143)实施,在该至少一介电层上形成一蚀刻遮罩, 蚀刻掉该部份的至少一介电层,及移除该蚀刻遮罩 ,该离子布植开孔(143)大于及覆盖该蚀刻遮罩开孔 。4.如申请专利范围第2项之方法,其中该多重离子 布植系在形成至少一介电层的步骤之后通过一布 植遮罩(142)的开孔(143)实施,在该至少一介电层上 形成一蚀刻遮罩,蚀刻掉该部份的至少一介电层, 及移除该蚀刻遮罩,该布植遮罩开孔(143)大于及覆 盖该蚀刻遮罩开孔。5.如申请专利范围第3项之方 法,其中该布植遮罩开孔(143)系横向位在该基本上 为n型掺杂的区域(41)中,以避免离子布植在电场隔 离区的边界。6.如申请专利范围第1项之方法,其中 该p型掺杂基板(10,41)包括一块体材料(11)及在其上 形成至少一磊晶层(12,41)。7.如申请专利范围第1项 之方法,其中该基本上为n型掺杂的区域(41)系利用 离子布植磷而形成。8.如申请专利范围第1项之方 法,其中该基本上为n型掺杂的区域(41)系以一退化 的掺杂剖面形成。9.如申请专利范围第1项之方法, 其中该基本上为n型掺杂的区域(41)系以一n型掺杂 浓度在1016-1017cm-3的等级形成。10.如申请专利范围 第1项之方法,其中该电场隔离区系形成为浅沟槽 以氧化物(81)填充。11.如申请专利范围第1项之方 法,其中该电场隔离区(81)的形成是从该基板(10,41) 的上表面垂直延伸直下到内埋n+型掺杂区域(31)中 。12.如申请专利范围第1项之方法,其中该电场隔 离区(81)的形成相关于该内埋n+型掺杂区域(31),使 该内埋n+型掺杂区域(31)延伸进入位在该电场隔离 区(81)之下的区域。13.如申请专利范围第1项之方 法,其中在同一水平面上,形成一深沟槽(72)围绕该 内埋n+型掺杂区域(31),该深沟槽比该内埋n+型掺杂 区域(31)更深入延伸至该基板(10,41)中。14.如申请 专利范围第1项之方法,其中该多重离子布植包括 第一及第二布植步骤,每个布植步骤使用个别的剂 量与能量。15.如申请专利范围第1项之方法,其中 该多重离子布植包括砷的布植。16.如申请专利范 围第1项之方法,其中实施该多重离子布植以得到 在p+/n接合面的n型掺杂浓度在1018-1019cm-3的等级。 17.如申请专利范围第1项之方法,其中该p+型掺杂区 域(151)是一p+型掺杂磷的矽层。18.如申请专利范围 第1项之方法,其中该p+型掺杂区域(151)系经过离子 布植B或BF2的掺杂。19.如申请专利范围第1项之方 法,其中该p+型掺杂区域(151)的形成系p型掺杂浓度 在1019-1021cm-3的等级。20.如申请专利范围第1项之 方法,其中该热处理以建立该掺杂区域的最终掺杂 剖面系一种快速热退火(RTA)。21.一种在一积体双 载子电路中之p+/n接合可变电容器,尤其是应用在 射频之一积体双载子电路,包括: -一p型掺杂基板(10,41); -一内埋n+型掺杂区域(31)在该基板(10,41)中; -一基本上为n型掺杂的区域(41)在该可变电容器的 内埋n+型掺杂区域(31)上; -在同一水平面上,电场隔离区(81)围绕该n型掺杂区 域(41); -一p+型掺杂区域(151)在该基本上为n型掺杂的区域( 41)上; -一n+型接触区域在内埋n+型掺杂区域(31)上;该接触 在同一水平面上,以该电场隔离区与该n型掺杂的 区域(41)分隔, 其中 -多重离子布植该基本上为n型掺杂的区域(41),致使 达成一超跃阶p+/n接合面在该p+型掺杂区域(151)与 该基本上为n型掺杂的区域(41)之间,其中利用一多 重离子布植掺杂该基本上为n型掺杂的区域(41)的 该步骤,形成一p+型掺杂区域(151)在该基本上为n型 掺杂的区域(41)上;及实施热处理该所得的结构以 得到在p+/n接合面的n边上之n型掺杂物浓度N,其实 际上根据以下而改变 N=BWm, 其中B是任意常数,W是与p+/n接合面的垂直距离,及m 是-3/2。22.如申请专利范围第21项之p+/n接合可变电 容器,包括至少一介电层(111,141)布置在该基本上为 n型掺杂的区域(41)与该p+型掺杂区域(151)之间,该介 电层具有一开孔(143),其中一部份该p+型掺杂区域( 151)与一部份该基本上为n型掺杂的区域(41)接触,该 开孔(143)因此建立该超跃阶p+/n接合面的横向尺寸, 其中利用一多重离子布植掺杂该基本上为n型掺杂 的区域(41)的该步骤,形成一p+型掺杂区域(151)在该 基本上为n型掺杂的区域(41)上;及实施热处理该所 得的结构以得到在p+/n接合面的n边上之n型掺杂物 浓度N,其实际上根据以下而改变 N=BWm, -其中B是任意常数,W是与p+/n接合面的垂直距离,及m 是-3/2。图式简单说明: 图1-6是根据本发明较佳具体实施例在制程期间一 部份半导体结构的高度放大横截面图。 图7及8表示本发明模拟的p+/n接合可变电容器的垂 直1D掺杂剖面之全视图与一放大详细图视。 图9说明本发明p+/n接合可变电容 器的C-V特性,绘成 对V表示 电压与频率间的线性相关。 |
