发明名称 | 脉冲发生电路 | ||
摘要 | 提供可以生成一定脉冲宽度的脉冲,产生作为同步式集成电路、特别是激活半导体存储器电路的内部读和写动作等的基本脉冲的适当脉冲的高速脉冲发生电路。其输出的脉冲通过在与时钟信号CLK的第一周期的上边缘一致时使晶体管pM1导通,产生开始边缘,通过与时钟信号CLK的第二周期的上边缘一致时使晶体管nM1导通,产生PG的结束边缘。由此,由于脉冲生成的时间快,脉冲宽度由周期时间来决定,所以完全不变动。 | ||
申请公布号 | CN1147997C | 申请公布日期 | 2004.04.28 |
申请号 | CN99102986.0 | 申请日期 | 1999.03.15 |
申请人 | 恩益禧电子股份有限公司 | 发明人 | 高桥弘行 |
分类号 | H03K5/15 | 主分类号 | H03K5/15 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;余朦 |
主权项 | 1.一种脉冲发生电路,包括:在电源和地之间串联连接的高导通晶体管(pM1)和低导通晶体管(nM1);接收时钟信号(CLK)和开始信号(AC)的锁存电路(1),所述锁存电路(1)的输出(C)输入到n型MOS晶体管(nM2)和p型MOS晶体管(pM2)的栅极以及NAND电路(2)的一个输入端,所述NAND电路(2)的另一输入端接收所述时钟信号,其输出信号输入到所述高导通晶体管(pM1)的栅极,所述p型MOS晶体管(pM2)接收所述时钟信号并将其输出输入到所述n型MOS晶体管(nM2)和所述低导通晶体管(nM1),所述n型MOS晶体管(nM2)的其它端接地,所述高导通晶体管与低导通晶体管的连接节点为所述脉冲发生电路的输出端。 | ||
地址 | 日本神奈川 |