| 发明名称 | 可以对复合操作数进行压缩操作的微处理器 | ||
| 摘要 | 一个处理器包括用于存储第一压缩数据的第一寄存器(209)，解码器(202)和功能单元(203)。解码器有一个控制信号输入(207)，用以接收第一控制信号和第二控制信号。第一控制信号用以指示压缩操作，而第二控制信号用以指示拆开操作。功能单元连接到解码器(202)和寄存器(209)上。功能单元除执行移动操作外还使用第一压缩数据执行压缩操作和拆开操作。 | ||
| 申请公布号 | CN1492315A | 申请公布日期 | 2004.04.28 |
| 申请号 | CN02126161.X | 申请日期 | 1995.12.01 |
| 申请人 | 英特尔公司 | 发明人 | A·皮莱格;Y·雅列;M·米陶尔;L·M·门纳梅尔;B·艾坦 |
| 分类号 | G06F7/14;G06F9/30;G06F9/40 | 主分类号 | G06F7/14 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 梁永 |
| 主权项 | 1.一种方法，包括：接收第一指令，所述第一指令包括一个操作码字段，一个第一字段表示具有第一组多个数据元的第一操作数，所述第一数据元包括第一操作数第一数据元和第一操作数第二数据元，一个第二字段表示具有第二组多个数据元的第二操作数，所述第二数据元包括第二操作数第一数据元和第二操作数第二数据元，每个第一操作数第一数据元、第一操作数第二数据元、第二操作数第一数据元和第二操作数第二数据元的长度是N/2比特；响应于所述第一指令存储长度为N比特的第一结果数据元，所述第一结果数据元包括第一操作数第一数据元和第二操作数第一数据元。 | ||
| 地址 | 美国加利福尼亚州 | ||