TRENCH INSULATION IN SUBSTRATE DISKS COMPRISING LOGIC SEMICONDUCTORS AND POWER SEMICONDUCTORS

摘要

Es wird eine Schichtanordnung (4b,5b,9b,10,9a,5a,4a) innerhalb eines Isoliergrabens (Trench) für eine verbiegungsarme Isolation von Schaltkreisen mit der Eignung einer elektrischen Isolation von Hochspannungs-Leistungsbauelementen (7) gegenüber auf dem selben Chip (1,2,3) integrierten Niederspannungs-Logikelementen (6) vorgeschlagen. Eine Herstellung mit alternierender Vertikalschichtfolge im Trench (T) wird beschrieben. Die Spannungsfestigkeit für hohe Spannungen wird verbessert und es werden Fehlereinflüsse durch Substratscheiben-Verbiegungen verhindert.