| 摘要 |
Zur Programmierung eines Speicherbausteins (104) werden einzelne seiner Eingänge (CS, OE, WR, ADDR, DATA) über interne Speicherzellen (103) eines sogenannten Boundary Scan(BSCAN)-Registers (102) stimuliert, welches als IC bzw. ASIC realisiert ist. Zur Aktivierung bzw. Deaktivierung einer Schreiboperation wird dabei ausschließlich der für die Generierung eines WRITE_ENABLE-Signals (301d) zuständige Steuersignaleingang (WR) des Speicherbausteins (104) angesteuert. Das Umschalten des WRITE_ENABLE-Signals (301d) von "LOW"- auf "HIGH"-Potenzial und umgekehrt erfolgt dabei in Abhängigkeit von zwei JTAG-Instruktionen (WR_L, WR_H) einer Instruktionssequenz (301a), welche am Setzsignal- bzw. Rücksetzsignaleingang eines Update-Flipflops (108) der für die Generierung des WRITE_ENABLE-Signals zuständigen Speicherzelle (103) für die Erzeugung eines "LOW- bzw. eines "HIGH"-Pegels sorgt. Durch eine geeignete Modifikation der Steuereinheit (106) und der BSCAN-Zelle (103), die das WRITE_ENABLE-Signal (301d) am WR-Eingang des Speicherbausteins (104) stimuliert, kann die Programmierung beschleunigt werden, ohne die Schnittstelle zwischen Steuereinheit (106) und BSCAN-Register (102) auf Board- und Equipment-Ebene erweitern zu müssen. DOLLAR A In einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird von einer Steuereinheit (106) das Umschalten des WRITE_ENABLE-Signals (301d) von "LOW"- auf "HIGH"-Potenzial bzw. von "HIGH"- auf "LOW"-Potenzial zu einem geeigneten, ggf. programmierbaren ...
|
