具厚膜复晶矽之静电放电防护元件、电子装置及其制造方法

摘要

本发明提供一种具有厚膜复晶矽之静电放电防护元件、包含此静电放电防护元件之电子装置及其制造方法。此静电放电防护元件系为二极体或金氧半电晶体，应用于静电放电防护电路以保护电子装置。具有静电放电防护元件之电子装置包含有：基板，系具有元件区域及静电放电防护电路区域、第一复晶矽层，形成于基板之元件区域上，系具有一第一厚度，以形成一电子元件、及第二复晶矽层，形成于基板之静电放电防护电路区域上，系具有一第二厚度，以形成静电放电防护元件。其中第二厚度系大于第一厚度，且第二厚度较佳系约介于100至500奈米之间。五、(一)、本案代表图为：图3(二)、本案代表图之元件代表符号简单说明：100、200、300 静电放电防护元件102 基板 104 第二复晶矽层104A、404A 通道 106、406 源极/汲极区域108、408 闸极氧化层110、410 闸极202 N型掺杂区域 204 P型掺杂区域302 本质区域 400 电子装置400A 元件区域 400B 静电放电防护电路区域402 电子元件 404 第一复晶矽层

主权项

1.一种具有厚膜复晶矽之静电放电防护元件,系应用于一静电放电防护电路以保护一电子装置,包含:一基板;一复晶矽层,形成于该基板之上,系具有一厚度约介于100至500奈米之间;以及源极/汲极区域,形成于该复晶矽层中且藉由一通道隔开。2.如申请专利范围第1项所述之静电放电防护元件,其中该基板系可为玻璃基板、石英基板或是两者组成之族群所选出。3.如申请专利范围第1项所述之静电放电防护元件,更包含一闸极氧化层及一闸极,其中该静电放电防护元件系位于该电子装置之一输入/输出垫端,以提供静电放电防护。4.一种具有厚膜复晶矽之静电放电防护元件,系应用于一静电放电防护电路以保护一电子装置,包含:一基板;一复晶矽层,形成于该基板之上,系具有一厚度介于100至500奈米之间;以及一N型掺杂区域,形成于该复晶矽层中;以及一P型掺杂区域,形成于该复晶矽层中。5.如申请专利范围第1项所述之静电放电防护元件,其中该N型掺杂区域系紧邻该P型掺杂区域,以形成一PN二极体静电放电防护元件。6.如申请专利范围第1项所述之静电放电防护元件,更包含一本质区域(intrinsicregion),系介于该N型掺杂区域及该P型掺杂区域之间,以形成一PIN二极体静电放电防护元件。7.如申请专利范围第1项所述之静电放电防护元件,其中该基板系可为玻璃基板、石英基板或是两者组成之族群所选出。8.如申请专利范围第5或6项所述之静电放电防护元件,其中该静电放电防护元件系位于该电子装置之输入/输出垫端。9.一种具厚膜复晶矽之静电放电防护元件之电子装置,包含:一基板,系具有一元件区域及一静电放电防护电路区域;一第一复晶矽层,形成于该基板之元件区域上,系具有一第一厚度,用以形成一电子元件;以及一第二复晶矽层,形成于该基板之静电放电防护电路区域上,系具有一第二厚度,用以形成该静电放电防护元件;其中该第二厚度系大于该第一厚度。10.如申请专利范围第9项所述之电子装置,其中该电子元件更包含第一源极/汲极区域,于该第一复晶矽层中,藉由一第一通道隔开。11.如申请专利范围第10项所述之电子装置,其中该静电放电防护元件更包含第二源极/汲极区域,于该第二复晶矽层中,藉由一第二通道隔开。12.如申请专利范围第10项所述之电子装置,更包含一N型掺杂区域及一P型掺杂区域,于该第二复晶矽层中,以形成一PN二极体静电放电防护元件。13.如申请专利范围第12项所述之电子装置,更包含一本质区域,系介于该N型掺杂区域及该P型掺杂区域之间,以形成一PIN二极体静电放电防护元件。14.如申请专利范围第9项所述之电子装置,其中该第二厚度系约介于100至500奈米之间。15.一种形成具有厚膜复晶矽之静电放电防护元件的方法,该静电放电防护元件系应用于一静电放电防护电路,以保护一电子装置,包含:提供一基板,系具有一元件区域及一静电放电防护电路区域;形成一第一复晶矽层,于该基板之元件区域上,系具有一第一厚度,用以形成一电子元件;以及形成一第二复晶矽层,于该基板之静电放电防护电路区域上,系具有一第二厚度,用以形成该静电放电防护元件;其中该第二厚度系大于该第一厚度。16.如申请专利范围第15项所述之方法,其中形成该第一复晶矽层及该第二复晶矽层之步骤包含:形成该第二复晶矽层于该基板,并覆盖该元件区域及该静电放电防护电路区域;形成一图案化光阻层于该第二复晶矽层上,该图案化光阻层暴露出该元件区域对应之该第二复晶矽层;以及以该图案化光阻层为罩幕,蚀刻该第二复晶矽层达该第一厚度。17.如申请专利范围第15项所述之方法,其中形成该第一复晶矽层及该第二复晶矽层之步骤包含:形成一复晶矽层于该基板,并覆盖该元件区域及该静电放电防护电路区域,该复晶矽层具有一第三厚度;形成一图案化光阻层于该复晶矽层上,该图案化光阻层暴露出该元件区域对应之该复晶矽层;以该图案化光阻层为罩幕,蚀刻该复晶矽层以暴露出该基板;去除该图案化光阻层;以及沉积该第一复晶矽层于该基板上,且该第二复晶矽层之第二厚度为该复晶矽层之第三厚度加上该第一复晶矽层之第一厚度。18.如申请专利范围第15项所述之方法,更包含形成第一源极/汲极区域,于该第一复晶矽层中,藉由一第一通道隔开。19.如申请专利范围第18项所述之方法,更包含形成第二源极/汲极区域,于该第二复晶矽层中,藉由一第二通道隔开。20.如申请专利范围第18项所述之方法,更包含形成一N型掺杂区域及一P型掺杂区域,于该第二复晶矽层中,以形成一PN二极体静电放电防护元件。21.如申请专利范围第20项所述之方法,更包含形成一本质区域,系介于该N型掺杂区域及该P型掺杂区域之间,以形成一PIN二极体静电放电防护元件。22.如申请专利范围第15项所述之方法,其中该第二厚度系约介于100至500奈米之间。图式简单说明:图1A系习知静电放电防护元件位于电子装置之输入/输出垫端之示意图;图1B系习知之静电放电防护元件通道与崩溃电压关系图;图2系显示本发明之静电放电防护元件位于电子装置之输入/输出垫端之示意图;图3A系本发明之静电放电防护元件与电子装置之第一实施例之剖面图;图3B系本发明之静电放电防护元件与电子装置之第二实施例之剖面图;图3C系本发明之静电放电防护元件与电子装置之第三实施例之剖面图;图4系本发明方法之剖面示意图;图5A-5B系本发明形成第一及第二复晶矽层之第一范例剖面示意图;图6A-6C系本发明形成第一及第二复晶矽层之第二范例剖面示意图。