| 主权项 |
1.一种同时形成渠沟DMOS元件与终止结构的制作方法,至少包括以下步骤:成长一n-磊晶层于一n+矽基板上方;以高温氧化整体成长一氧化层于该n-磊晶层表面;施以微影及蚀刻技术形成一终止氧化层,同时定义该DMOS元件之主动区域范围;以该终止氧化层做为遮罩植入p+型杂质以形成该主动区域于该n-磊晶层中;施以微影及蚀刻技术,形成复数个DMOS渠沟于该主动区域内,且该复数个DMOS渠沟底部系落于该主动区域基底之下方;整体施以高温氧化,形成一闸极氧化层于所有表面;沉积一多晶矽层于所有表面并填满该复数个DMOS渠沟;对该多晶矽层施以微影及蚀刻技术,形成复数个多晶矽闸极与一终止结构多晶矽层,且该终止结构多晶矽层系位于该闸极氧化层与该终止氧化层之上方;以该终止结构多晶矽层与该终止氧化层做为遮罩,直接植入该n+型杂质以形成复数个n+掺杂区;形成一隔离层于所有表面;施以微影及非等向性蚀刻技术,于该n+掺杂区上方蚀刻出复数个主动区域接触窗,同时于该终止结构多晶矽层上方蚀刻出一第一接触窗;全面植入p+杂质,以使该主动区域接触窗之底面邻接有一p+掺杂区;全面沉积一源极金属接触层,且该源极金属接触层系填满该复数个主动区域接触窗与该第一接触窗;移除该矽基板背面之沉积层以使该n+矽基板裸露;以及全面沉积一汲极金属接触层于该n+矽基板背面。2.如申请专利范围第1项之方法,在形成该终止氧化层后以及植入p+杂质形成该主动区域前,全面施以氧化以形成一牺牲氧化层。3.如申请专利范围第2项之方法,在施以微影及蚀刻技术形成该DMOS渠沟后以及形成闸极氧化层之前,整体施以蚀刻以去除该牺牲氧化层。4.如申请专利范围第1项之方法,其中之终止结构多晶矽层系具有一延伸部往该邻近之DMOS渠沟延伸。5.如申请专利范围第1项之方法,形成该隔离层后所施以之微影及非等向性蚀刻技术中,该非等向性蚀刻技术系一二阶段非等向性蚀刻技术,包括:蚀刻去除该隔离层与该闸极氧化层;以及蚀刻去除该裸露之终止结构多晶矽层、该裸露之n+掺杂区与位于其间之该闸极氧化层。6.如申请专利范围第1项之方法,形成该隔离层后所施以之微影及非等向性蚀刻技术中,该蚀刻系用以去除该隔离层与该闸极氧化层,并以该终止结构多晶矽层与该n+掺杂区为蚀刻终止层。7.如申请专利范围第6项之方法,蚀刻去除该隔离层与该闸极多晶矽层后,植入之p+杂质系足以使该裸露之n+掺杂区电性转变为p型。8.如申请专利范围第1项之方法,其中沉积之隔离层系矽酸玻璃层。9.如申请专利范围第1项之方法,其中系使用化学机械研磨移除该矽基板背面之沉积层以使该n+矽基板裸露。10.如申请专利范围第1项之方法,其中沉积之源极金属接触层系由下而上依序沉积钛、氮化钛与铝矽铜合金。11.如申请专利范围第1项之制作方法,其中之n型掺杂系以p型掺杂取代,且p型掺杂系以n型掺杂取代。图式简单说明:图一A至图一F为传统之渠沟式DMOS制程示意图。图二为图一B之制程中,省去源极光罩进行源极离子植入制程之示意图。图三为ESD之示意图。图四A与图四B为电场平板之示意图。图五A至图五E为本发明之渠沟式DMOS制程示意图。图六为本发明之终止结构电场施加电场后之示意图。图七为本发明之终止结构电场分布之电脑模拟图。图八为本发明之渠沟式DMOS另一实施例示意图。 |
