发明名称 具有埋入式导电层之半导体装置及其制造方法
摘要 一种具有埋入式导电层之半导体装置及其制造方法,该埋入式导电层系形成在半导体装置的第一层间绝缘层中,且其表面高于第一层间绝缘层,而此导电层与第一层间绝缘层系为一表面平坦之绝缘膜所覆盖。此绝缘膜上并形成有蚀刻选择比较其为高的第二层间绝缘层。另制造方法步骤如下:首先于半导体基底上形成第一层间绝缘层,再于其中形成沟渠,而后于第一层间绝缘层上形成一导电层,并填入沟渠中。接着研磨基底表面,使第一层间绝缘层露出而与导电层形成一平坦表面。接着蚀刻除去第一层间绝缘层上因研磨而受破坏的表层,再使用涂布法于基底表面形成绝缘膜,然后于此绝缘膜上形成蚀刻选择比高于其之第二层间绝缘膜。
申请公布号 TW584954 申请公布日期 2004.04.21
申请号 TW091120952 申请日期 2002.09.13
申请人 东芝股份有限公司 发明人 山田雅基;田明广
分类号 H01L27/00 主分类号 H01L27/00
代理机构 代理人 詹铭文 台北市中正区罗斯福路二段一○○号七楼之一;萧锡清 台北市中正区罗斯福路二段一○○号七楼之一
主权项 1.一种半导体装置,包括:一第一层间绝缘层,其中形成有一沟渠;一导电层,其系埋入该沟渠中,且该导电层之表面高于该第一层间绝缘层之表面;一绝缘膜层,其系覆盖于该第一层间绝缘层及该导电层上,且具有平坦的表面;以及第二层间绝缘层,其系形成在该绝缘膜层上,该第二层间绝缘层之蚀刻选择比高于该绝缘膜层。2.如申请专利范围第1项所述之半导体装置,其中该第一层间绝缘层上方之该绝缘膜层的厚度大于该导电层上方之该绝缘膜层的厚度。3.如申请专利范围第1项所述之半导体装置,其中该绝缘膜层之材质包括一可涂布材料。4.如申请专利范围第1项所述之半导体装置,其中该绝缘膜层系用以阻止该导电层所含之一导体材料的扩散。5.如申请专利范围第1项所述之半导体装置,其中该第一层间绝缘层与该第二层间绝缘层二者中至少有一者的材质为一介电常数低于二氧化矽的绝缘材料。6.如申请专利范围第1项所述之半导体装置,其中该绝缘膜层之材质包括一介电常数低于二氧化矽的绝缘材料。7.如申请专利范围第1项所述之半导体装置,其中该导电层包含一金属阻障层。8.如申请专利范围第1项所述之半导体装置,其中该导电层包含一铜导线层。9.如申请专利范围第1项所述之半导体装置,其中该第一层间绝缘层与该第二层间绝缘层二者中至少有一者的材质为甲基聚矽氧烷。10.如申请专利范围第1项所述之半导体装置,其中该绝缘膜层之材质系为聚芳香烃醚或苯并环丁烯。11.一种半导体装置的制造方法,包括:形成一第一层间绝缘层;于该第一层间绝缘层中形成一沟渠;于该第一层间绝缘层上形成一导电层,并填入该沟渠中;在形成该导电层之后,研磨该导电层所构成之一基底表面,以使该第一层间绝缘层暴露出来,而与该导电层形成一平坦面;蚀刻除去该第一层间绝缘层表面因研磨而残留的一机械性损坏层;在蚀刻之后,于该基底表面形成形成具有平坦表面的一绝缘膜层;以及于该绝缘膜层上形成一第二层间绝缘层,该第二层间绝缘层之蚀刻选择比高于该绝缘膜层。12.如申请专利范围第11项所述之半导体装置的制造方法,其中形成该绝缘膜层之方法包括涂布法。13.如申请专利范围第11项所述之半导体装置的制造方法,其更包括蚀刻除去该第二层间绝缘层及该绝缘膜层的一部分,以形成一接触窗开口的步骤,其中该接触窗开口之底部至少暴露出该导电层的一部分。14.如申请专利范围第11项所述之半导体装置的制造方法,其中该绝缘膜层之材质系为可阻挡该导电层所含之一导体材料之扩散者。15.如申请专利范围第11项所述之半导体装置的制造方法,其中该第一层间绝缘层与该第二层间绝缘层二者中至少有一者的材质为一介电常数低于二氧化矽的绝缘材料。16.如申请专利范围第11项所述之半导体装置的制造方法,其中该绝缘膜层之材质包括一介电常数低于二氧化矽的绝缘材料。17.如申请专利范围第11项所述之半导体装置的制造方法,其中该第一层间绝缘层与该第二层间绝缘层二者中至少有一者的材质为甲基聚矽氧烷。18.如申请专利范围第11项所述之半导体装置的制造方法,其中该导电层包含一金属阻障层。19.如申请专利范围第11项所述之半导体装置的制造方法,其中该该导电层包含一铜导线层。20.如申请专利范围第11项所述之半导体装置的制造方法,其中蚀刻除去该第一层间绝缘层表面之该机械性损坏层、形成该绝缘膜层,以及形成该第二层间绝缘层的步骤皆系于一常压之环境气体中进行。21.一种半导体装置的制造方法,包括:形成一第一层间绝缘层;于该第一层间绝缘层上覆盖一保护层;于有该保护层所覆盖之该第一层间绝缘层中形成一沟渠;在形成该沟渠之后,于该保护层所构成之一基底表面上形成一导电层,并填入该沟渠中;在形成该导电层之后,研磨该基底表面,以使该保护层暴露出来,而与该导电层形成一平坦面;蚀刻除去该保护层;在除去该保护层之后,于该基底表面形成形成具有平坦表面的一绝缘膜层;以及于该绝缘膜层上形成一第二层间绝缘层,该第二层间绝缘层之蚀刻选择比高于该绝缘膜层。22.如申请专利范围第21项所述之半导体装置的制造方法,其中形成该绝缘膜层之方法包括涂布法。23.如申请专利范围第21项所述之半导体装置的制造方法,其中该保护层之材质包括二氧化矽。24.如申请专利范围第21项所述之半导体装置的制造方法,其中该绝缘膜层之材质系为可阻挡该导电层所含之一导体材料之扩散者。25.如申请专利范围第21项所述之半导体装置的制造方法,其中该第一层间绝缘层与该第二层间绝缘层二者中至少有一者的材质为一介电常数低于二氧化矽的绝缘材料。26.如申请专利范围第21项所述之半导体装置的制造方法,其中该绝缘膜层之材料包括一介电常数低于二氧化矽的绝缘材料。27.如申请专利范围第21项所述之半导体装置的制造方法,其中该第一层间绝缘层与该第二层间绝缘层二者中至少有一者的材质为甲基聚矽氧烷。28.如申请专利范围第21项所述之半导体装置的制造方法,其中该导电层包含一金属阻障层。29.如申请专利范围第21项所述之半导体装置的制造方法,其中该该导电层包含一铜导线层。30.如申请专利范围第21项所述之半导体装置的制造方法,其中蚀刻除去该保护层、形成该绝缘膜层,以及形成该第二层间绝缘层的步骤皆系于一常压之环境气体中进行。图式简单说明:第1A~1B图绘示习知具有埋入式导电层之半导体装置的局部剖面图;第2A~2B图绘示本发明第一实施例之半导体装置的局部剖面图;第3A~3E图绘示本发明第一实施例之半导体装置的制程中,各步骤所对应之该装置的局部剖面图;第4A~4E图绘示本发明第二实施例之半导体装置的制程中,各步骤所对应之该装置的局部剖面图;第5A~5C图绘示本发明第三实施例之半导体装置的制程中,各步骤所对应之该装置的局部剖面图;以及第6A~6B图绘示本发明第四实施例之半导体制造装置的简图。
地址 日本