| 主权项 |
1.一种半导体记忆装置,其中一输入命令控制一运 作,该半导体记忆装置包含: 一命令状态机器,用以解码该输入命令及输出该解 码结果; 复数个状态暂存器,用以储存该半导体记忆装置的 状态资讯; 一第一切换电路,用以自该等复数个状态暂存器接 收资料,并选择性地自该等复数个状态暂存器中至 少一个来输出该资料到一第一资料滙流排;及 一第二切换电路,用以接收在该第一资料滙流排上 的该资料及来自一感应放大器的资料,并选择性地 输出该资料之一到一第二资料滙流排, 其中在该第一及第二切换电路之间至少该第一切 换电路系由该命令状态机器输出的该解码结果所 控制。2.如申请专利范围第1项之半导体记忆装置, 其中该等复数个状态暂存器中至少一个包含专门 地辨识该状态暂存器的识别资讯。3.如申请专利 范围第2项之半导体记忆装置,其中该等复数个状 态暂存器中至少一个包含在一位址上的资讯,该位 址目前正以该输入命令所指定的一运作来处理。4 .如申请专利范围第1项之半导体记忆装置,其中等 该复数个状态暂存器中至少一个包含在一位址上 的资讯,该位址目前正以该输入命令所指定的一运 作来处理。5.如申请专利范围第1项之半导体记忆 装置,其包含一控制段,用以在输入该命令之后控 制储存在该等复数个状态暂存器中的该状态资讯, 以根据输入到一外部控制终端机的一读取控制信 号来输出到外部。6.如申请专利范围第1项之半导 体记忆装置,其中该第一资料滙流排具有的宽度系 等于或小于该第二资料滙流排之宽度。7.一种半 导体记忆装置,其包含复数个独立运作的记忆体阵 列,并具有一在该复数个记忆体阵列之间转移资料 的函数,该半导体记忆装置包含: 复数个状态暂存器,用以储存该复数个记忆体阵列 的状态资讯; 一第一切换电路,用以自该复数个状态暂存器接收 资料,并选择性地自该复数个状态暂存器中至少一 个来输出该资料到一第一资料滙流排;及 一第二切换电路,用以接收在该第一资料滙流排上 的该资料及来自一感应放大器的资料,并选择性地 输出该资料之一到一第二资料滙流排。8.如申请 专利范围第7项之半导体记忆装置,其中一输入命 令控制一运作,该半导体记忆装置进一步包含一命 令状态机器,用以解码该输入命令及输出该解码结 果,其中该第一切换电路及该第二切换电路系由该 命令状态机器所输出的该解码结果所控制。9.如 申请专利范围第8项之半导体记忆装置,其中该复 数个状态暂存器包含一第一状态暂存器群组,其包 含至少一状态暂存器来储存关于常用于该半导体 记忆装置的一运作的状态资讯,及一第二状态暂存 器群组,其包含至少一状态暂存器来储存关于在该 复数个记忆体阵列之间一资料转移运作的状态资 讯。10.如申请专利范围第7项之半导体记忆装置, 其中该复数个状态暂存器包含一第一状态暂存器 群组,其包含至少一状态暂存器来储存关于常用于 该半导体记忆装置的一运作的状态资讯,及一第二 状态暂存器群组,其包含至少一状态暂存器来储存 关于在该复数个记忆体阵列之间一资料转移运作 的状态资讯。11.如申请专利范围第10项之半导体 记忆装置,其中该第一及第二状态暂存器群组其每 个包含资讯来辨识该状态暂存器系属于该第一状 态暂存器群组或该第二状态暂存器群组。12.如申 请专利范围第11项之半导体记忆装置,其中该第一 及第二状态暂存器群组其每个包含资讯来专门地 辨识该个别的状态暂存器。13.如申请专利范围第 10项之半导体记忆装置,其中该第一及第二状态暂 存器群组其每个包含资讯来专门地辨识该个别的 状态暂存器。14.如申请专利范围第10项之半导体 记忆装置,其中该第二状态暂存器群组包含在一位 址上的资讯,该位址目前正以该命令所指定的一运 作来处理。15.如申请专利范围第10项之半导体记 忆装置,其包含一控制段落来在输入该命令之后控 制该状态资讯,其储存在该第一及第二状态暂存器 群组中,而根据输入到一外部控制终端机的一读取 控制信号来输出到外部。16.如申请专利范围第10 项之半导体记忆装置,进一步包含一写入状态机器 ,用以接收由该命令状态机器所输出的该命令之解 码结果,及控制基于该解码结果由该命令所指定的 一运作之执行,其中该第二状态暂存器群组包含资 讯来代表是否该写入状态机器目前正在执行该复 数个记忆体阵列之间的该资料转移运作。17.如申 请专利范围第10项之半导体记忆装置,其中: 该复数个记忆体阵列中至少一个能够以高于其它 记忆体阵列之较高速率来存取, 该至少一个记忆体阵列能够在一较高速度下来存 取,其系区分成复数个页,其为记忆体区域,及 该第二状态暂存器群组包含资讯来代表目前牵涉 在该复数个记忆体阵列中至少一个能够以一较高 速度存取者与其它记忆体阵列之间的该资料转移 运作中的该页。18.如申请专利范围第17项之半导 体记忆装置,其中该等复数个记忆体阵列中能够以 一较高速度存取的该至少一个为一静态随机存取 记忆体,而其它记忆体阵列包含一非挥发性半导体 记忆装置,其能够电性写入及抹除资料。19.如申请 专利范围第10项之半导体记忆装置,其中该第二状 态暂存器群组包含资料转移结果资讯,其代表在该 复数个记忆体阵列之间的资料转移运作是否已经 成功地完成。20.如申请专利范围第10项之半导体 记忆装置,进一步包含一供应电压侦测段,用以侦 测一供应电压,其中该第二状态暂存器群组包含有 资讯来代表当正在执行该等复数个记忆体阵列之 间的资料转移运作正在执行时,该供应电压是否异 常。21.如申请专利范围第10项之半导体记忆装置, 其中该第二状态暂存器群组包含有资讯来代表在 该复数个记忆体阵列之间该资料转移运作目前正 在执行或中断。22.如申请专利范围第10项之半导 体记忆装置,进一步包含一资讯保护段,用以保护 储存的资讯来防止覆写运作到该复数个记忆体阵 列,其中该第二状态暂存器群组包含有资讯来代表 防止该覆写运作的一保护状态,并亦代表该资料转 移运作已经中断,藉由侦测当该命令指示该资料转 移运作到该记忆体阵列时的保护状态,其系受到保 护来防止覆写运作。23.如申请专利范围第10项之 半导体记忆装置,其中该第一资料滙流排具有的宽 度系等于或大于该第一状态暂存器群组或该第二 状态暂存器群组的一位元宽度。24.如申请专利范 围第10项之半导体记忆装置,其中该第一资料滙流 排具有的宽度系等于或大于该第一状态暂存器群 组的一位元宽度及该第二状态暂存器群组的一位 元宽度之总和。25.如申请专利范围第7项之半导体 记忆装置,其中该第一资料滙流排具有的宽度系等 于或小于该第二资料滙流排之宽度。26.一种资讯 装置,其用于使用如申请专利范围第1项之半导体 记忆装置执行一资料转移运作及一记忆体运作中 至少一运作。27.一种资讯装置,其用于使用如申请 专利范围第7项之半导体记忆装置执行一资料转移 运作及一记忆体运作中至少一运作。图式简单说 明: 图1所示为根据本发明一第一范例中,包含一状态 暂存器选择电路之非挥发性半导体记忆装置的一 部份之方块图; 图2所示为根据本发明一第二范例中,包含一状态 暂存器选择电路之非挥发性半导体记忆装置的一 部份之方块图; 图3所示为根据本发明一第三范例之半导体记忆装 置中的一状态暂存器之位元结构; 图4所示为根据本发明一第四范例之半导体记忆装 置中的一状态暂存器之位元结构; 图5所示为具有一资料转移功能的一单晶片半导体 记忆装置之一部份的方块图; 图6所示为根据本发明一第五范例之半导体记忆装 置中的一转移状态暂存器模式之位元结构; 图7所示为根据本发明该第五范例之半导体记忆装 置中的一命令状态暂存器之位元结构; 图8所示为根据本发明之包含一半导体记忆装置的 资讯装置之基本结构的方块图; 图9所示为一习用非挥发性半导体记忆装置的方块 图;及 图10所示为根据本发明一第六范例之半导体记忆 装置的方块图。 |
